MPSU / APS
Методические материалы по разработке процессора архитектуры RISC-V
☆127Updated this week
Related projects: ⓘ
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆94Updated 7 months ago
- DigitalDesignSchool2022/23 repository☆19Updated last year
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆51Updated last year
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆12Updated last month
- SystemVerilog language-oriented exercises☆30Updated 5 months ago
- CPU microarchitecture, step by step☆157Updated 2 years ago
- FPGA exercise for beginners☆20Updated 6 months ago
- ☆46Updated 2 years ago
- Материалы для курсов "Введение в проектирование на языке Verilog" (2024+), "Введение в FPGA и Verilog" (2018-2019)☆89Updated 2 years ago
- Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ☆11Updated 3 months ago
- Object-oriented programming course☆13Updated last year
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆30Updated 3 weeks ago
- ChipEXPO 2020 Digital Design School Labs☆35Updated last year
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆21Updated last year
- SystemVerilog language-oriented exercises☆41Updated 3 weeks ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆150Updated 11 months ago
- ☆12Updated 5 months ago
- FPGA exercise for beginners☆62Updated this week
- Лабораторные работы по ЦОС (python)