MPSU / exAPSLinks
Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)
☆94Updated last year
Alternatives and similar repositories for exAPS
Users that are interested in exAPS are comparing it to the libraries listed below
Sorting:
- Методические материалы по разработке процессора архитектуры RISC-V☆246Updated this week
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆59Updated last year
- SystemVerilog language-oriented exercises☆47Updated 2 weeks ago
- FPGA exercise for beginners☆37Updated this week
- DigitalDesignSchool2022/23 repository☆19Updated 2 years ago
- CPU microarchitecture, step by step☆181Updated 3 years ago
- ☆48Updated 3 years ago
- ChipEXPO 2020 Digital Design School Labs☆36Updated 2 years ago
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆42Updated 2 weeks ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆165Updated 8 months ago
- Материалы для курсов по проектированию цифровых вычислительных систем☆96Updated 3 months ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆20Updated 3 months ago
- FPGA exercise for beginners☆119Updated 3 weeks ago
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆25Updated last year
- Методические материалы курса "Практикум по ПЛИС"☆32Updated last month
- SystemVerilog language-oriented exercises☆101Updated 2 weeks ago
- ☆24Updated 5 years ago
- Репозиторий факультатива по функциональной верификации НИУ МИЭТ☆13Updated 10 months ago
- Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ☆12Updated 5 months ago
- human-in-the-loop HDL training tool☆38Updated last year
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆19Updated 7 months ago
- NavSysLab LaTeX report project for GOST 7.0.11, 7.32, 2.105 documents☆43Updated last year
- Учебные материалы Альянса RISC-V☆14Updated 2 weeks ago
- Verilog (SystemVerilog) coding style☆42Updated 6 years ago
- Лабораторные работы по ЦОС (python)☆9Updated 2 months ago
- CPU microarchitecture, step by step☆198Updated 4 years ago
- ☆43Updated 3 weeks ago
- ☆11Updated 2 years ago
- Contains source code for sin/cos table verification using UVM☆20Updated 4 years ago
- Materials for the course "Embedded programming on STM32"☆167Updated last year