NickolayTernovoy / risc-v_awesome_list
☆47Updated 3 years ago
Alternatives and similar repositories for risc-v_awesome_list:
Users that are interested in risc-v_awesome_list are comparing it to the libraries listed below
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆35Updated 3 months ago
- DigitalDesignSchool2022/23 repository☆19Updated 2 years ago
- SystemVerilog language-oriented exercises☆44Updated 3 weeks ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆19Updated 2 weeks ago
- FPGA exercise for beginners☆107Updated 3 weeks ago
- SystemVerilog language-oriented exercises☆77Updated 3 weeks ago
- FPGA exercise for beginners☆35Updated 2 months ago
- ChipEXPO 2020 Digital Design School Labs☆36Updated 2 years ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆161Updated 5 months ago
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆56Updated last year
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆15Updated 4 months ago
- Методические материалы по разработке процессора архитектуры RISC-V☆193Updated this week
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆25Updated last year
- CPU microarchitecture, step by step☆176Updated 2 years ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆93Updated last year
- Учебные материалы Альянса RISC-V☆13Updated 5 months ago
- Verilog (SystemVerilog) coding style☆41Updated 6 years ago
- ☆23Updated 4 years ago
- human-in-the-loop HDL training tool☆38Updated last year
- Материалы для курсов по проектированию цифровых вычислительных систем☆97Updated last week
- Contains source code for sin/cos table verification using UVM☆20Updated 4 years ago
- ☆11Updated last year
- ☆42Updated this week
- Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ☆13Updated 2 months ago
- open-source Ethenet media access controller for Ariane on Genesys-2☆18Updated 5 years ago
- SDRAM controller for MIPSfpga+ system☆23Updated 4 years ago
- An FPGA-based 7-ENOB 600 MSample/s ADC without any External Components☆44Updated 3 years ago
- Mastering FPGASIC Book☆18Updated 3 years ago
- open-source SDKs for the SCR1 core☆74Updated 5 months ago
- ☆32Updated 3 years ago