yuri-panchul / yrv-plusLinks
Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.
☆26Updated 2 years ago
Alternatives and similar repositories for yrv-plus
Users that are interested in yrv-plus are comparing it to the libraries listed below
Sorting:
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆60Updated 2 years ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆167Updated 10 months ago
- FPGA exercise for beginners☆128Updated last week
- DigitalDesignSchool2022/23 repository☆20Updated 2 years ago
- ☆48Updated 3 years ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆95Updated last year
- CPU microarchitecture, step by step☆181Updated 3 years ago
- SystemVerilog language-oriented exercises☆49Updated 2 months ago
- FPGA exercise for beginners☆37Updated 3 weeks ago
- ChipEXPO 2020 Digital Design School Labs☆36Updated 2 years ago
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆43Updated 2 months ago
- Учебные материалы Альянса RISC-V☆14Updated 2 months ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆22Updated 5 months ago
- ☆43Updated 3 months ago
- Методические материалы по разработке процессора архитектуры RISC-V☆261Updated last month
- SystemVerilog language-oriented exercises☆112Updated 2 months ago
- open-source SDKs for the SCR1 core☆75Updated 10 months ago
- Verilog (SystemVerilog) coding style☆42Updated 6 years ago
- Материалы для курсов по проектированию цифровых вычислительных систем☆97Updated this week
- Astra_S9_FPGA is a Powerful DevBoard from used Antminer S9 Control Board☆42Updated last year
- Mastering FPGASIC Book