yuri-panchul / yrv-plusLinks
Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.
☆25Updated last year
Alternatives and similar repositories for yrv-plus
Users that are interested in yrv-plus are comparing it to the libraries listed below
Sorting:
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆59Updated last year
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆36Updated last week
- SystemVerilog language-oriented exercises☆45Updated 2 months ago
- ☆47Updated 3 years ago
- DigitalDesignSchool2022/23 repository☆19Updated 2 years ago
- FPGA exercise for beginners☆117Updated this week
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆17Updated 6 months ago
- Лабораторные работы по ЦОС (python)☆9Updated last month
- FPGA exercise for beginners☆37Updated 3 months ago
- Методические материалы курса "Практикум по ПЛИС"☆29Updated last week
- Полезные ресурсы по тематике FPGA / ПЛИС☆163Updated 6 months ago
- Учебные материалы Альянса RISC-V☆13Updated 7 months ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆19Updated last month
- ☆43Updated last month
- ChipEXPO 2020 Digital Design School Labs☆36Updated 2 years ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆93Updated last year
- SystemVerilog language-oriented exercises☆88Updated 2 months ago
- Репозиторий факультатива по функциональной верификации НИУ МИЭТ☆12Updated 9 months ago
- CPU microarchitecture, step by step☆180Updated 2 years ago
- ☆23Updated 5 years ago
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆18Updated 3 years ago
- Verilog (SystemVerilog) coding style☆42Updated 6 years ago
- Методические материалы к лабораторным работам дисциплины "Проектирование цифровых устройств на языке Verilog"☆11Updated last year
- human-in-the-loop HDL training tool☆38Updated last year
- Mastering FPGASIC Book☆18Updated 3 years ago
- An FPGA-based 7-ENOB 600 MSample/s ADC without any External Components☆45Updated 4 years ago
- ☆37Updated 3 years ago
- Digital Design Labs☆24Updated 6 years ago
- ☆29Updated last month
- ☆11Updated last year