yuri-panchul / yrv-plusLinks
Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.
☆26Updated 2 years ago
Alternatives and similar repositories for yrv-plus
Users that are interested in yrv-plus are comparing it to the libraries listed below
Sorting:
- FPGA exercise for beginners☆139Updated this week
- ChipEXPO 2020 Digital Design School Labs☆37Updated 2 years ago
- CPU microarchitecture, step by step☆183Updated 3 years ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆172Updated last week
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆61Updated 2 years ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆95Updated last year
- SystemVerilog language-oriented exercises☆51Updated last week
- ☆48Updated 3 years ago
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆45Updated 3 months ago
- FPGA exercise for beginners☆42Updated 3 weeks ago
- DigitalDesignSchool2022/23 repository☆20Updated 2 years ago
- Учебные материалы Альянса RISC-V☆14Updated 4 months ago
- ☆44Updated last month
- Verilog (SystemVerilog) coding style☆42Updated 6 years ago
- Astra_S9_FPGA is a Powerful DevBoard from used Antminer S9 Control Board☆45Updated last month
- Методические материалы курса "Практикум по ПЛИС"☆39Updated 4 months ago
- SystemVerilog language-oriented exercises☆127Updated last week
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆19Updated 4 years ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆22Updated 6 months ago
- Examples for the Lushay Labs tang nano 9k series☆122Updated last year
- Mastering FPGASIC Book☆18Updated last week
- Материалы для курсов по проектированию цифровых вычислительных систем☆97Updated this week
- Репозиторий факультатива по функциональной верификации НИУ МИЭТ☆13Updated last year
- open-source SDKs for the SCR1 core☆75Updated 11 months ago
- Fully pipelined Integer Scaled / Unscaled Radix-2 Forward/Inverse Fast Fourier Transform (FFT) IP-core for newest Xilinx FPGAs (Source la…☆87Updated 2 years ago
- Методические материалы к лаборато рным работам дисциплины "Проектирование цифровых устройств на языке Verilog"☆12Updated 2 years ago
- Методические материалы по разработке процессора архитектуры RISC-V☆282Updated this week
- Tutorials centred around Gowin FPGA parts for the /r/GowinFPGA subreddit☆58Updated last year
- ☆39Updated 3 years ago
- ☆25Updated 5 years ago