yuri-panchul / yrv-plusLinks
Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.
☆26Updated 2 years ago
Alternatives and similar repositories for yrv-plus
Users that are interested in yrv-plus are comparing it to the libraries listed below
Sorting:
- DigitalDesignSchool2022/23 repository☆21Updated 3 years ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆176Updated 3 months ago
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆62Updated 2 years ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆95Updated 2 years ago
- ChipEXPO 2020 Digital Design School Labs☆37Updated 3 years ago
- ☆48Updated 4 years ago
- FPGA exercise for beginners☆43Updated 3 months ago
- SystemVerilog language-oriented exercises☆55Updated last month
- CPU microarchitecture, step by step☆186Updated 3 years ago
- FPGA exercise for beginners☆154Updated last week
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆47Updated 2 months ago
- ☆46Updated 4 months ago
- ☆39Updated 4 years ago
- Репозиторий факультатива по функциональной верификации НИУ МИЭТ☆16Updated last year
- ☆37Updated 4 years ago
- Методические материалы курса "Практикум по ПЛИС"☆41Updated 7 months ago
- Учебные материалы Альянса RISC-V☆14Updated 7 months ago
- ☆33Updated 3 months ago
- Fully pipelined Integer Scaled / Unscaled Radix-2 Forward/Inverse Fast Fourier Transform (FFT) IP-core for newest Xilinx FPGAs (Source la…☆86Updated 2 years ago
- Материалы для курсов по проектированию цифровых вычислительных систем☆98Updated last week
- Verilog HDL implementation of the GOST 28147-89 — a Soviet and Russian government standard symmetric key block cipher☆17Updated last year
- Astra_S9_FPGA is a Powerful DevBoard from used Antminer S9 Control Board☆50Updated 4 months ago
- Verilog (SystemVerilog) coding style☆42Updated 7 years ago
- Mastering FPGASIC Book☆18Updated 3 months ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆21Updated 9 months ago
- ☆25Updated 5 years ago
- Vivado and PetaLinux projects for Zynq EBAZ4205 Board☆89Updated 4 years ago
- Методические материалы по ра зработке процессора архитектуры RISC-V☆303Updated 2 weeks ago
- Xlinix Kintex 7 based PCIE development board☆34Updated 2 years ago
- open-source SDKs for the SCR1 core☆77Updated last year