RomeoMe5 / DDLM
Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)
☆56Updated last year
Alternatives and similar repositories for DDLM:
Users that are interested in DDLM are comparing it to the libraries listed below
- SystemVerilog language-oriented exercises☆43Updated 2 weeks ago
- ChipEXPO 2020 Digital Design School Labs☆36Updated 2 years ago
- FPGA exercise for beginners☆35Updated 2 months ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆19Updated last week
- DigitalDesignSchool2022/23 repository☆19Updated 2 years ago
- Методические материалы по разработке процессора архитектуры RISC-V☆191Updated this week
- CPU microarchitecture, step by step☆175Updated 2 years ago
- ☆47Updated 3 years ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆161Updated 5 months ago
- Материалы для курсов по проектированию цифровых вычислительных систем☆96Updated this week
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆35Updated 2 months ago
- FPGA exercise for beginners☆107Updated 2 weeks ago
- SystemVerilog language-oriented exercises☆75Updated 2 weeks ago
- Verilog (SystemVerilog) coding style☆41Updated 6 years ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆93Updated last year
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆15Updated 4 months ago
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆25Updated last year
- Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ☆13Updated 2 months ago
- Учебные материалы Альянса RISC-V☆13Updated 5 months ago
- Методические материалы курса "Практикум по ПЛИС"☆28Updated last week
- Лабораторные работы по ЦОС (python)☆9Updated 11 months ago
- Digital Design Labs☆24Updated 6 years ago
- ☆23Updated 4 years ago
- ☆27Updated last month
- CPU microarchitecture, step by step☆198Updated 4 years ago
- open-source SDKs for the SCR1 core☆74Updated 5 months ago
- ☆12Updated 5 months ago
- ☆42Updated last week
- human-in-the-loop HDL training tool☆38Updated last year
- NavSysLab LaTeX report project for GOST 7.0.11, 7.32, 2.105 documents☆43Updated 9 months ago