MPSU / FPGA_practLinks
Методические материалы курса "Практикум по ПЛИС"
☆29Updated last week
Alternatives and similar repositories for FPGA_pract
Users that are interested in FPGA_pract are comparing it to the libraries listed below
Sorting:
- Лабораторные работы по ЦОС (python)☆9Updated last month
- Методические материалы к лабораторным работам дисциплины "Проектирование цифровых устройств на языке Verilog"☆11Updated last year
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆17Updated 6 months ago
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆36Updated last week
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆19Updated last month
- SystemVerilog language-oriented exercises☆45Updated 2 months ago
- SystemVerilog language-oriented exercises☆88Updated 2 months ago
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆25Updated last year
- Репозиторий факультатива по функциональной верификации НИУ МИЭТ☆12Updated 9 months ago
- FPGA exercise for beginners☆117Updated this week
- Учебные материалы Альянса RISC-V☆13Updated 7 months ago
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆59Updated last year
- human-in-the-loop HDL training tool☆38Updated last year
- FPGA exercise for beginners☆37Updated 3 months ago
- ☆47Updated 3 years ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆93Updated last year
- ☆11Updated last year
- Полезные ресурсы по тематике FPGA / ПЛИС☆163Updated 6 months ago
- High speed C/C++ based behavioural VHDL/Verilog co-simulation memory model☆24Updated 6 months ago
- ☆23Updated 5 years ago
- ☆43Updated last month
- SDRAM controller for MIPSfpga+ system☆23Updated 4 years ago
- Digital Design Labs☆24Updated 6 years ago
- ChipEXPO 2020 Digital Design School Labs☆36Updated 2 years ago
- Mastering FPGASIC Book☆18Updated 3 years ago
- Verilog (SystemVerilog) coding style☆42Updated 6 years ago
- Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ☆13Updated 4 months ago
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆18Updated 3 years ago
- Drawio => VHDL and Verilog☆55Updated last year
- open-source SDKs for the SCR1 core☆74Updated 6 months ago