DigitalDesignSchool / ce2020labsLinks
ChipEXPO 2020 Digital Design School Labs
☆37Updated 3 years ago
Alternatives and similar repositories for ce2020labs
Users that are interested in ce2020labs are comparing it to the libraries listed below
Sorting:
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆63Updated 2 years ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆177Updated 3 months ago
- SystemVerilog language-oriented exercises☆57Updated last week
- ☆48Updated 4 years ago
- DigitalDesignSchool2022/23 repository☆21Updated 3 years ago
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆47Updated 3 months ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆97Updated 2 years ago
- FPGA exercise for beginners☆156Updated 3 weeks ago
- CPU microarchitecture, step by step☆186Updated 3 years ago
- Материалы для курсов по проектированию цифровых вычислительных систем☆98Updated 3 weeks ago
- FPGA exercise for beginners☆43Updated 3 months ago
- ☆25Updated 5 years ago
- Методические материалы по разработке процессора архитектуры RISC-V☆306Updated 3 weeks ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆21Updated 9 months ago
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆26Updated 2 years ago
- Mastering FPGASIC Book☆18Updated 3 months ago
- Verilog (SystemVerilog) coding style☆42Updated 7 years ago
- Materials for the course "Embedded programming on STM32"☆180Updated 2 years ago
- ☆46Updated 4 months ago
- SystemVerilog language-oriented exercises☆142Updated last week
- Репозиторий факультатива по функциональной верифик ации НИУ МИЭТ☆16Updated last year
- NavSysLab LaTeX report project for GOST 7.0.11, 7.32, 2.105 documents☆48Updated last year
- open-source SDKs for the SCR1 core☆77Updated last year
- Методические материалы курса "Практикум по ПЛИС"☆41Updated 8 months ago
- CPU microarchitecture, step by step☆206Updated 5 years ago
- Методические материалы к лабораторным работам дисциплины "Проектирование цифровых устройств на языке Verilog"☆12Updated 2 years ago
- FPGA Logic Analyzer and GUI☆147Updated 3 years ago
- human-in-the-loop HDL training tool☆40Updated last year
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆23Updated last year
- Лабораторные работы по ЦОС (python)☆10Updated 9 months ago