DigitalDesignSchool / ce2020labs
ChipEXPO 2020 Digital Design School Labs
☆36Updated 2 years ago
Alternatives and similar repositories for ce2020labs:
Users that are interested in ce2020labs are comparing it to the libraries listed below
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆54Updated last year
- ☆47Updated 3 years ago
- SystemVerilog language-oriented exercises☆42Updated last week
- DigitalDesignSchool2022/23 repository☆19Updated 2 years ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆160Updated 4 months ago
- FPGA exercise for beginners☆102Updated last week
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆35Updated 2 months ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆19Updated this week
- SystemVerilog language-oriented exercises☆66Updated last week
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆93Updated last year
- CPU microarchitecture, step by step☆174Updated 2 years ago
- FPGA exercise for beginners☆35Updated last month
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆25Updated last year
- Verilog (SystemVerilog) coding style☆41Updated 6 years ago
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆14Updated 3 months ago
- Методические материалы по разработке процессора архитектуры RISC-V☆187Updated last week
- Материалы для курсов по проектированию цифровых вычислительных систем☆94Updated last week
- ☆43Updated 2 weeks ago
- ☆23Updated 4 years ago
- human-in-the-loop HDL training tool☆38Updated last year
- open-source SDKs for the SCR1 core☆73Updated 4 months ago
- Учебные материалы Альянса RISC-V☆12Updated 5 months ago
- An FPGA-based 7-ENOB 600 MSample/s ADC without any External Components☆44Updated 3 years ago
- Mastering FPGASIC Book☆18Updated 3 years ago
- Materials for the course "Embedded programming on STM32"☆166Updated last year
- Digital Design Labs☆24Updated 6 years ago
- Contains source code for sin/cos table verification using UVM☆20Updated 4 years ago
- ☆61Updated 3 years ago
- Методические материалы к лабораторным работам дисциплины "Проектирование цифровых устройств на языке Verilog"☆11Updated last year
- Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ☆13Updated last month