DigitalDesignSchool / ce2020labsLinks
ChipEXPO 2020 Digital Design School Labs
☆37Updated 3 years ago
Alternatives and similar repositories for ce2020labs
Users that are interested in ce2020labs are comparing it to the libraries listed below
Sorting:
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆61Updated 2 years ago
- SystemVerilog language-oriented exercises☆52Updated 2 weeks ago
- ☆48Updated 4 years ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆174Updated 3 weeks ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆95Updated last year
- FPGA exercise for beginners☆143Updated this week
- DigitalDesignSchool2022/23 repository☆21Updated 2 years ago
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆45Updated last week
- CPU microarchitecture, step by step☆183Updated 3 years ago
- FPGA exercise for beginners☆42Updated last month
- ☆25Updated 5 years ago
- Методические материалы по разработке процессора архитектуры RISC-V☆286Updated this week
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆26Updated 2 years ago
- Материалы для курсов по проектированию цифровых вычислительных систем☆97Updated this week
- Verilog (SystemVerilog) coding style☆42Updated 6 years ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆22Updated 7 months ago
- Методические материалы курса "Практикум по ПЛИС"☆40Updated 5 months ago
- Mastering FPGASIC Book☆18Updated 3 weeks ago
- Materials for the course "Embedded programming on STM32"☆175Updated 2 years ago
- SystemVerilog language-oriented exercises☆132Updated 2 weeks ago
- open-source SDKs for the SCR1 core☆76Updated last year
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆23Updated 11 months ago
- Репозиторий факультатива по функциональной верификации НИУ МИЭТ☆13Updated last year
- ☆44Updated last month
- human-in-the-loop HDL training tool☆40Updated last year
- CPU microarchitecture, step by step☆203Updated 5 years ago
- Учебные материалы Альянса RISC-V☆14Updated 4 months ago
- FPGA Logic Analyzer and GUI☆143Updated 2 years ago
- Fully pipelined Integer Scaled / Unscaled Radix-2 Forward/Inverse Fast Fourier Transform (FFT) IP-core for newest Xilinx FPGAs (Source la…☆87Updated 2 years ago
- Using JTAG on STM32F103C8T6 to get device ID(IDCODE) and utilize other JTAG instructions such as BYPASS, EXTEST, SAMPLE/PRELOAD. Tera Ter…☆42Updated 2 years ago