SergeyBalabaev / Elective-C-Programming-Language
Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ
☆11Updated 2 weeks ago
Alternatives and similar repositories for Elective-C-Programming-Language:
Users that are interested in Elective-C-Programming-Language are comparing it to the libraries listed below
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆17Updated last week
- Object-oriented programming course☆14Updated 5 months ago
- SystemVerilog language-oriented exercises☆41Updated this week
- Методические материалы по разработке процессора архитектуры RISC-V☆174Updated this week
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆93Updated last year
- FPGA exercise for beginners☆35Updated this week
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆54Updated last year
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆35Updated 3 weeks ago
- DigitalDesignSchool2022/23 repository☆19Updated 2 years ago
- Лабораторные работы по ЦОС (python)☆9Updated 9 months ago
- CPU microarchitecture, step by step☆173Updated 2 years ago
- ChipEXPO 2020 Digital Design School Labs☆36Updated 2 years ago
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆14Updated 2 months ago
- ☆48Updated 3 years ago
- Материалы для курсов по проектированию цифровых вычислительных систем☆94Updated this week
- SystemVerilog language-oriented exercises☆63Updated last week
- Учебные материалы Альянса RISC-V☆10Updated 3 months ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆159Updated 3 months ago
- Методические материалы курса "Практикум по ПЛИС"☆27Updated last week
- FPGA exercise for beginners☆97Updated this week
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆25Updated last year
- ☆10Updated 2 months ago
- A restart of a STM32 course by Edgar Kaziahmedov☆11Updated 2 months ago
- CPU microarchitecture, step by step☆195Updated 4 years ago
- human-in-the-loop HDL training tool☆37Updated 11 months ago
- router guide in miet☆15Updated 5 months ago
- Static Timing Analysis Full Course☆47Updated 2 years ago
- ☆42Updated last week
- Verilog (SystemVerilog) coding style☆41Updated 6 years ago
- ☆23Updated 4 years ago