SergeyBalabaev / Elective-C-Programming-LanguageLinks
Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ
☆12Updated 8 months ago
Alternatives and similar repositories for Elective-C-Programming-Language
Users that are interested in Elective-C-Programming-Language are comparing it to the libraries listed below
Sorting:
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆45Updated 3 months ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆95Updated last year
- FPGA exercise for beginners☆42Updated 2 weeks ago
- Методические материалы по разработке процессора архитектуры RISC-V☆281Updated this week
- SystemVerilog language-oriented exercises☆50Updated 4 months ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆22Updated 6 months ago
- CPU microarchitecture, step by step☆183Updated 3 years ago
- DigitalDesignSchool2022/23 repository☆20Updated 2 years ago
- list of links to resources related to functional verification☆11Updated 2 years ago
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆60Updated 2 years ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆172Updated this week
- SystemVerilog language-oriented exercises☆127Updated 4 months ago
- Репозиторий факультатива по функциональной верификации НИУ МИЭТ☆13Updated last year
- ☆48Updated 3 years ago
- FPGA exercise for beginners☆137Updated this week
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆21Updated 10 months ago
- Методические материалы курса "Практикум по ПЛИС"☆39Updated 4 months ago
- ChipEXPO 2020 Digital Design School Labs☆37Updated 2 years ago
- Welcome to the 108 RTL Projects repository! This collection aims to provide a comprehensive set of RTL design projects ranging from simpl…☆25Updated 9 months ago
- Учебные материалы Альянса RISC-V☆14Updated 4 months ago
- This repo provide an index of VLSI content creators and their materials☆160Updated last year
- Материалы для курсов по проектированию цифровых вычислительных систем☆98Updated last week
- ☆26Updated last year
- CPU microarchitecture, step by step☆203Updated 5 years ago
- Static Timing Analysis Full Course☆62Updated 2 years ago
- SCR1 is a high-quality open-source RISC-V MCU core in Verilog☆938Updated 11 months ago
- ☆98Updated last year
- # 3.Interview_Questions In my experience, the questions i faced in the interviews and the people surrounded me must have faced a couple o…☆23Updated 3 months ago
- ☆166Updated 3 years ago
- open-source Ethenet media access controller for Ariane on Genesys-2☆19Updated 6 years ago