EDAMC / DigitalDesignSchool
DigitalDesignSchool2022/23 repository
☆19Updated 2 years ago
Alternatives and similar repositories for DigitalDesignSchool:
Users that are interested in DigitalDesignSchool are comparing it to the libraries listed below
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆54Updated last year
- ☆48Updated 3 years ago
- SystemVerilog language-oriented exercises☆41Updated this week
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆35Updated 3 weeks ago
- FPGA exercise for beginners☆35Updated this week
- ChipEXPO 2020 Digital Design School Labs☆36Updated 2 years ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆17Updated last week
- Методические материалы по разработке процессора архитектуры RISC-V☆174Updated this week
- SystemVerilog language-oriented exercises☆63Updated last week
- Полезные ресурсы по тематике FPGA / ПЛИС☆159Updated 3 months ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆93Updated last year
- Материалы для курсов по проектированию цифровых вычислительных систем☆94Updated this week
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆25Updated last year
- FPGA exercise for beginners☆97Updated this week
- CPU microarchitecture, step by step☆173Updated 2 years ago
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆14Updated 2 months ago
- Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ☆11Updated 2 weeks ago
- Object-oriented programming course☆14Updated 5 months ago
- Учебные материалы Альянса RISC-V☆10Updated 3 months ago
- human-in-the-loop HDL training tool☆37Updated 11 months ago
- ☆23Updated 4 years ago
- Лабораторные работы по ЦОС (python)☆9Updated 9 months ago
- Verilog (SystemVerilog) coding style☆41Updated 6 years ago
- ☆42Updated last week
- Методические материалы курса "Практикум по ПЛИС"☆27Updated last week
- Contains source code for sin/cos table verification using UVM☆20Updated 3 years ago
- Hardware generation library based on "Kernel IP" (KIP) cores: programmable execution kernels inferred from microarchitectural templates☆28Updated 2 weeks ago
- Digital Design Labs☆24Updated 6 years ago
- open-source SDKs for the SCR1 core☆72Updated 3 months ago
- Методические материалы к лабораторным работам дисциплины "Проектирование цифровых устройств на языке Verilog"☆11Updated last year