viktor-prutyanov / drec-fpga-intro
Материалы для курсов по проектированию цифровых вычислительных систем
☆94Updated this week
Alternatives and similar repositories for drec-fpga-intro:
Users that are interested in drec-fpga-intro are comparing it to the libraries listed below
- Методические материалы по разработке процессора архитектуры RISC-V☆177Updated this week
- SystemVerilog language-oriented exercises☆41Updated 2 weeks ago
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆54Updated last year
- CPU microarchitecture, step by step☆173Updated 2 years ago
- FPGA exercise for beginners☆35Updated 2 weeks ago
- ☆47Updated 3 years ago
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆93Updated last year
- DigitalDesignSchool2022/23 repository☆19Updated 2 years ago
- Object-oriented programming course☆14Updated 5 months ago
- Materials for the course "Embedded programming on STM32"☆165Updated last year
- ChipEXPO 2020 Digital Design School Labs☆36Updated 2 years ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆17Updated 3 weeks ago
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆25Updated last year
- SystemVerilog language-oriented exercises☆63Updated this week
- Полезные ресурсы по тематике FPGA / ПЛИС☆159Updated 3 months ago
- ☆12Updated 4 months ago
- FPGA exercise for beginners☆100Updated last week
- Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ☆11Updated 3 weeks ago
- Лабораторные работы по ЦОС (python)☆9Updated 10 months ago
- A restart of a STM32 course by Edgar Kaziahmedov☆11Updated 2 months ago
- Открытое RISC-V процессорное ядро MIRISCV для образовательных целей☆14Updated 2 months ago
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆35Updated last month
- Verilog (SystemVerilog) coding style☆41Updated 6 years ago
- Учебные материалы Альянса RISC-V☆10Updated 4 months ago
- ☆23Updated 4 years ago
- NavSysLab LaTeX report project for GOST 7.0.11, 7.32, 2.105 documents☆42Updated 7 months ago
- human-in-the-loop HDL training tool☆37Updated last year
- CPU microarchitecture, step by step☆195Updated 4 years ago
- Методические материалы курса "Практикум по ПЛИС"☆27Updated 2 weeks ago
- ☆48Updated this week