wzp21142 / mips-cpu-and-microsystem
基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu based on mips instruction set:single-cycle, multi-cycle, and a microsystem based on the multi-cycle cpu.
☆17Updated 3 years ago
Alternatives and similar repositories for mips-cpu-and-microsystem:
Users that are interested in mips-cpu-and-microsystem are comparing it to the libraries listed below
- Verilog实现单周期非流水线32位RISCV指令集（45条）CPU☆37Updated 4 years ago
- 体系结构课程实验：RISC-V 32I 流水线 CPU，实现37条指令，转发，冒险检测，Cache，分支预测器☆72Updated 5 years ago
- Mips五级流水线CPU☆37Updated 2 years ago
- 单 周期 8指令 MIPS32CPU☆89Updated 2 years ago
- 基于龙芯 OpenMIPS 实现一个具有 89 条指令的五级流水 CPU，使用 Verilog 语言，使用哈佛结构，包括逻辑移位指令、乘除法指令、加载存储指令、转移指令、协处理器访问指令以及异常相关在内的共89条指令。能够处理数据相关，包含流水线暂停以及延迟槽☆20Updated 4 years ago
- 用verilog设计8位cpu☆7Updated 4 years ago
- 记录一下夏季学期计算机设计与实践课上写的RISC-V单周期CPU和RISC-V五级流水线CPU☆12Updated 3 years ago
- riscv指令集，单周期以及五级流水线CPU☆39Updated last month
- 复旦大学 数字逻辑与部件设计实验 2020秋☆46Updated 3 years ago
- MIPS 57条指令五级流水线cpu (verilog实现+详细注释)☆11Updated 3 years ago
- A LoongArch pipeline CPU. Project of Computer Architecture Lab @UCAS.☆20Updated 9 months ago
- 单周期CPU设计与实现☆11Updated 2 years ago
- 计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9☆26Updated 3 years ago
- 《自己动手写CPU》一书附带的文件☆79Updated 7 years ago
- Verilog实现的简单五级流水线CPU，开发平台：Nexys3☆39Updated 9 years ago
- 中山大学计算机组成原理实验 (2018 秋)：用 Verilog 设计并实现的简易单周期和多周期 CPU☆96Updated 3 years ago
- 实现了5段流水的CPU This project is verilog that implements 5-stage-pipeline-cpu☆33Updated 3 years ago
- 31条指令单周期MIPS cpu☆15Updated 5 years ago
- 用Verilog编写一个MIPS指令集的32位五级流水线CPU☆22Updated 4 years ago
- 合肥工业大学《系统硬件综合设计》五级流水线 RISC-V CPU☆14Updated last year
- 国科大一生一芯第二期: RISCV-64 五级流水线CPU☆17Updated 3 years ago
- 合肥工业大学2020年《系统硬件综合设计》（《计算机组成原理》课程设计，CPU）的代码与报告；使用Verilog实现全冒险处理机制的MIPS五段流水CPU，支持MIPS-C3的50条指令。☆54Updated 4 years ago
- 中国科学院大学 计算机组成原理FPGA实验课程 - "Five projects to better understand key principles of computer systems", UCAS Spring 2017 Session☆31Updated 7 years ago
- 基于静态流水线的三级存储CPU☆5Updated 5 years ago
- NSCSCC2022龙芯杯个人赛，MIPS32，59MHz经典五级流水线架构，易于初学者阅读（计算机组成原理，自己动手写CPU）☆59Updated 11 months ago
- 计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现☆35Updated 3 years ago
- 计算机体系结构课程☆18Updated 5 years ago
- 为了更好地帮助后来的同学参加龙芯杯，草拟了这份建议，望对后来人有所帮助☆120Updated 4 years ago
- 复旦大学FDU1.1队在第四届“龙芯杯”的参赛作品☆42Updated 4 years ago
- 计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab11~12 & 14~15☆12Updated 4 years ago