Alternatives and similar repositories for Snowfall-prediction-based-on-decision-tree

Users that are interested in Snowfall-prediction-based-on-decision-tree are comparing it to the libraries listed below

• 25th-engineer / HFUT_2020_OS_Design_WH
  合肥工业大学2020年《操作系统》课程设计。题目：段页式虚拟存储管理系统：建立一个段页虚拟存储管理系统的模型。Course Design of Operating System of Hefei University of Technology in 2020. Topic…
  ☆40Updated 3 years ago
• 1170300702 / hit-computer-network
  哈工大《计算机网络》2018年春季课程实验
  ☆10Updated 7 years ago
• cszhilu1998 / Lexical_Gramma_Semantic-Analysis
  哈工大编译原理实验，包括词法分析、语法分析和语义分析等等
  ☆31Updated 6 years ago
• qing-2 / CPU
  单周期 8指令 MIPS32CPU
  ☆91Updated 3 years ago
• GeekAlexis / superscalar-mips
  A MIPS CPU with dual-issue, out-of-order, and 5-stage pipelines
  ☆11Updated 5 years ago
• Jed-Z / computer-organization-lab
  中山大学计算机组成原理实验 (2018 秋)：用 Verilog 设计并实现的简易单周期和多周期 CPU
  ☆100Updated 4 years ago
• CoderCIRNO / Sift-Kmeans-SVM_PicClassify
  机器视觉作业 sift-kmeans-SVM图像分类
  ☆15Updated 4 years ago
• 25th-engineer / HFUT_2020_MIPS_CPU
  合肥工业大学2020年《系统硬件综合设计》（《计算机组成原理》课程设计，CPU）的代码与报告；使用Verilog实现全冒险处理机制的MIPS五段流水CPU，支持MIPS-C3的50条指令。
  ☆63Updated 5 years ago
• lshpku / gem5-runahead
  Implementing the Precise Runahead (HPCA'20) in gem5
  ☆12Updated last year
• Eslzzyl / riscv-pipeline-cpu
  合肥工业大学《系统硬件综合设计》五级流水线 RISC-V CPU
  ☆18Updated 2 years ago
• milo168 / FPGA25_SAT_Accel
  FPGA 2025 SAT Accel: A modern SAT Solver on FPGA Repository
  ☆13Updated 6 months ago
• ssynn / library_system
  数据库期末实验图书馆管理系统 By16软1某同学
  ☆52Updated 6 years ago
• zhangyqCS / CompilationPrinciple
  编译原理课程设计和实验内容，课程设计实现了简单C语言编译器，包括词法分析、语法分析(LL1)、语义分析、四元式优化和目标代码生成。实验内容包括表达式语法分析器、词法分析扫描器、算术表达式四元式翻译器
  ☆148Updated 6 years ago
• TheRainstorm / CO_ext_lab-CQU
  重庆大学计组（硬综）拓展实验；
  ☆21Updated 4 years ago
• XiaoYaoYouUSTC / Cminusf-Compiler
  中国科学技术大学编译原理课程实验项目
  ☆48Updated 2 years ago
• rave1sking / single_cycle_RISCV_CPU_Design-32bit
  Verilog实现单周期非流水线32位RISCV指令集（45条）CPU
  ☆42Updated 4 years ago
• Xbc-gressor / Gobang
  人工智能大作业，剪枝算法五子棋
  ☆13Updated 4 years ago
• guyuanjunxi / yiyu
  在线登录注册（android客户端+javaweb服务端+腾讯云服务器+腾讯云数据库）
  ☆10Updated 4 years ago
• AllenKaixuan / Vehicle-license-plate-recognition
  南开大学实习实训——车牌识别
  ☆17Updated 3 years ago
• Charles2Alvin / HIT-Compliers
  哈工大编译原理实验
  ☆13Updated 6 years ago
• TCL606 / MipsPipeline
  Mips五级流水线CPU
  ☆42Updated 2 years ago
• wzp21142 / mips-cpu-and-microsystem
  基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu based on mips instructi…
  ☆16Updated 4 years ago
• liujiboy / Java_Course
  ☆22Updated 3 years ago
• barryZZJ / Hardware_Design
  ☆24Updated 4 years ago
• cornell-zhang / HOGA
  Hop-Wise Graph Attention for Scalable and Generalizable Learning on Circuits
  ☆31Updated last year
• Lurkrazy / Compiler-experiment
  编译原理实验内容，包括词法分析器、递归下降法和预测分析法的语法分析器。使用C++编写
  ☆59Updated 8 years ago
• wasPrime / C_Compiler_Project
  编译原理课程设计 - 文法设计 & 词法分析 & LL(1)语法分析 & 语义分析(语法制导翻译)
  ☆27Updated 5 years ago
• qinnian / Fruit-Recognition
  数字图像处理
  ☆19Updated 5 years ago
• cla7aye15I4nd / trivial-riscv-cpu
  A trivial riscv cpu with tomasulo algorithm implemented in Verilog HDL. Support out-of-order execution and pipline and can run in FPGA wi…
  ☆16Updated 5 years ago
• pulp-platform / dram_rtl_sim
  ☆18Updated last month