Alternatives and similar repositories for ro:

Users that are interested in ro are comparing it to the libraries listed below

• e-Pascal / Electrical-engineering
  ☆10Updated 2 months ago
• MPSU / APS
  Методические материалы по разработке процессора архитектуры RISC-V
  ☆177Updated this week
• MPSU / OOP
  Object-oriented programming course
  ☆14Updated 5 months ago
• MPSU / exAPS
  Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)
  ☆93Updated last year
• SergeyBalabaev / Elective-C-Programming-Language
  Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ
  ☆11Updated last month
• serge0699 / synth_school_verif_tasks
  Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем
  ☆17Updated 3 weeks ago
• chipdesignschool / systemverilog-homework
  SystemVerilog language-oriented exercises
  ☆41Updated 2 weeks ago
• RomeoMe5 / DDLM
  Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)
  ☆54Updated last year
• chipdesignschool / basics-graphics-music
  FPGA exercise for beginners
  ☆35Updated 2 weeks ago
• EDAMC / DigitalDesignSchool
  DigitalDesignSchool2022/23 repository
  ☆19Updated 2 years ago
• viktor-prutyanov / drec-fpga-intro
  Материалы для курсов по проектированию цифровых вычислительных систем
  ☆94Updated this week
• riscv-tests-intro / riscv-tests-intro
  Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"
  ☆35Updated last month
• zhelnio / schoolRISCV
  CPU microarchitecture, step by step
  ☆173Updated 2 years ago
• DigitalDesignSchool / ce2020labs
  ChipEXPO 2020 Digital Design School Labs
  ☆36Updated 2 years ago
• RISCV-Alliance-Education / RISCV-Curricula
  Учебные материалы Альянса RISC-V
  ☆10Updated 4 months ago
• yuri-panchul / systemverilog-homework
  SystemVerilog language-oriented exercises
  ☆63Updated this week
• reyohoho / reyohoho
  ReYohoho 🍺
  ☆263Updated this week
• Geeks-edu / Valentinka
  ☆15Updated last year
• NickolayTernovoy / risc-v_awesome_list
  ☆47Updated 3 years ago
• yuri-panchul / yrv-plus
  Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.
  ☆25Updated last year
• miet-mpsu-dsp / labs
  Лабораторные работы по ЦОС (python)
  ☆9Updated 10 months ago
• skbkontur / contests
  ☆60Updated 3 months ago
• johan92 / verilog-coding-style
  Verilog (SystemVerilog) coding style
  ☆41Updated 6 years ago
• EmptyLibra / Configure-Xray-with-VLESS-Reality-on-VPS-server
  Подробная инструкция (как в pdf, так и в md формате) о настройке своего совбственного Xray-VPS-сервера (с протоколом VLESS XTLS-Reality ч…
  ☆393Updated 2 months ago
• MPSU / MIRISCV
  Открытое RISC-V процессорное ядро MIRISCV для образовательных целей
  ☆14Updated 2 months ago
• yuri-panchul / basics-graphics-music
  FPGA exercise for beginners
  ☆100Updated 2 weeks ago
• smirnovalnik / microprocessor-units-course
  ☆12Updated 4 months ago
• tilir / c-graduate
  C examples for graduate course on MIPT
  ☆103Updated 2 months ago
• MPSU / FPGA_pract
  Методические материалы курса "Практикум по ПЛИС"
  ☆27Updated 2 weeks ago
• FPGA-InsideOut / hdlgadgets
  human-in-the-loop HDL training tool
  ☆37Updated last year