Korogodin / NSLReportLinks
NavSysLab LaTeX report project for GOST 7.0.11, 7.32, 2.105 documents
☆47Updated last year
Alternatives and similar repositories for NSLReport
Users that are interested in NSLReport are comparing it to the libraries listed below
Sorting:
- Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)☆95Updated last year
- Методические материалы по разработке процессора архитектуры RISC-V☆282Updated this week
- Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)☆61Updated 2 years ago
- ChipEXPO 2020 Digital Design School Labs☆37Updated 2 years ago
- FPGA exercise for beginners☆42Updated 3 weeks ago
- Материалы для курсов по проектированию цифровых вычислительных систем☆97Updated this week
- Методические материалы курса "Практикум по ПЛИС"☆39Updated 4 months ago
- DigitalDesignSchool2022/23 repository☆20Updated 2 years ago
- ☆48Updated 3 years ago
- SystemVerilog language-oriented exercises☆51Updated last week
- Materials for students☆20Updated 3 weeks ago
- Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.☆26Updated 2 years ago
- Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"☆45Updated 3 months ago
- Mastering FPGASIC Book☆18Updated last week
- Методические материалы к лабораторным работам дисциплины "Проектирование цифровых устройств на языке Verilog"☆12Updated 2 years ago
- Учебные материалы Альянса RISC-V☆14Updated 4 months ago
- Полезные ресурсы по тематике FPGA / ПЛИС☆172Updated last week
- MCU configurator WIP☆21Updated 2 years ago
- Materials for the course "Embedded programming on STM32"☆174Updated 2 years ago
- CPU microarchitecture, step by step☆183Updated 3 years ago
- Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем☆22Updated 6 months ago
- Репозиторий факультатива по функциональной верификации НИУ МИЭТ☆13Updated last year
- ☆24Updated 3 years ago
- Python Digital signal processing (DSP) modules☆19Updated 5 years ago
- Verilog (SystemVerilog) coding style☆42Updated 6 years ago
- FPGA exercise for beginners☆139Updated this week
- human-in-the-loop HDL training tool☆38Updated last year
- HardPy is a python library for creating a test bench for devices.☆48Updated last week
- Шаблоны документов ЕСКД для САПР KiCad☆32Updated last year
- ☆25Updated 5 years ago