EricJin2002 / UCAS-CA-2022Links
一个单发射五级静态流水CPU,采用龙芯32位精简版指令集,支持异常和中断处理,使用AXI总线接口,已集成TLB模块
☆15Updated 2 years ago
Alternatives and similar repositories for UCAS-CA-2022
Users that are interested in UCAS-CA-2022 are comparing it to the libraries listed below
Sorting:
- A LoongArch pipeline CPU. Project of Computer Architecture Lab @UCAS.☆28Updated last year
- 计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9☆28Updated 4 years ago
- UltraMIPS SoC composed of dual-issue cpu, pipeline Cache and systematic peripheral.☆143Updated last year
- 中国科学院大学(UCAS)2020年春季学期计算机组成原理实验课作业☆16Updated 3 years ago
- 计算机体系结构研讨课 2020秋季 UCAS 《CPU设计实战》 工程环境及 RTL 代码合集☆18Updated 4 years ago
- 龙芯杯个人赛工具包(适用于个人赛的golden_trace工具)☆61Updated last year
- 体系结构课程实验:RISC-V 32I 流水线 CPU,实现37条指令,转发,冒险检测,Cache,分支预测器☆86Updated 5 years ago
- 2022年龙芯杯个人赛 单发射110M(含icache)☆48Updated 3 years ago
- ☆70Updated 2 years ago
- 2020龙芯杯个人赛 简易双发射60M(含ibuffer)☆40Updated 5 years ago
- 复旦大学 数字逻辑与部件设计实验 2020秋☆53Updated 3 years ago
- A 5-level pipelined MIPS CPU with branch prediction and great cache.☆20Updated 4 years ago
- 我设计了一些数字集成电路的教学实验,供大家学习~☆29Updated 8 months ago
- 关于移植模型至gemmini的文档☆30Updated 3 years ago
- A RISC-V RV32I ISA Single Cycle CPU☆25Updated 4 months ago
- 中国科学院大学2022秋季学期智能计算系统实验-陈云霁☆10Updated 2 years ago
- Open Source Chip Project by University (OSCPU) - Zhoushan Core☆52Updated 3 years ago
- 重庆大学计算机学院2018级计算机体系结构cache设计☆11Updated 4 years ago
- 龙芯杯2021个人赛决赛最终代码☆11Updated 4 years ago
- ☆87Updated last week
- ☆16Updated last year
- 乱序双发处理器,在2024年计算机系统能力大赛CPU赛道(龙芯杯)获二等奖,全国第四☆15Updated last year
- ☆67Updated last year
- 体系结构研讨 + ysyx高阶大纲 (WIP☆180Updated 11 months ago
- 计算机体系结构基础 第二版 个人答案☆13Updated 4 years ago
- NSCSCC 2020 - Yet Another MIPS Processor☆14Updated 4 years ago
- 中国科学院大学高级计算机体系结构课程作业:使用OpenROAD-flow完成RTL到GDS全流程☆29Updated 5 years ago
- ☆83Updated 5 months ago
- ☆20Updated last year
- 一生一芯 , ysyx , npc . the repo of the YSYX project . a riscv-64 CPU . writing .☆32Updated 3 years ago