Verdvana / OscilloscopeLinks
基于FPGA的双通道2M/12bit示波器。通过800*480VGA显示器显示。
☆23Updated 6 years ago
Alternatives and similar repositories for Oscilloscope
Users that are interested in Oscilloscope are comparing it to the libraries listed below
Sorting:
- 2022年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛紫光同创赛道视频色度亮度提取赛题设计源文件☆34Updated 2 years ago
- Vivado诸多IP,包括图像处理等☆225Updated last year
- 2023集创赛紫光同创杯一等奖项目☆121Updated last year
- FPGA☆127Updated 5 years ago
- This repo includes 3 independent modules: UART receiver, UART transmitter, UART to AXI4 master. 本项目包含3个独立模块:UART接收器、UART发送器、UART转AXI4交互式调…☆241Updated last year
- Real time face detection based on Arm Cortex-M3 DesignStart and FPGA☆202Updated last year
- 车牌识别,FPGA,2019全国大学生集成电路创新创业大赛☆143Updated 5 years ago
- 2024年全国大学生嵌入式芯片与系统设计竞赛 FPGA创新设计赛道 国一+易灵思创新杯获奖作品 Ultra-Vision (基于Ti60F225的无极缩放算法实现)☆69Updated 5 months ago
- 基于FPGA进行车牌识别☆79Updated last year
- 基于FPGA的数字识别-实时视频处理的定点卷积神经网络实现☆341Updated 2 years ago
- 数字IC设计 学习笔记☆151Updated 3 years ago
- An FPGA-based DDR1 controller. 基于FPGA的DDR1控制器,为低端FPGA嵌入式系统提供廉价、大容量的存储。☆186Updated last year
- The Canny Edge Detection algorithm is implemented on an FPGA using only Verilog code and no Intellectual Property, making it convenient t…☆41Updated last year
- 这是我所开发的两个项目,包括ov5640-ddr3-usb2.0高速图像采集系统以及NOIP1SN1300A-ddr3-sdhc高速地表图像采集及存储系统☆93Updated 7 years ago
- 该作品为2024年FPGA创新设计大赛(上海安路科技赛道)国一作品☆23Updated 6 months ago
- ☆62Updated 2 years ago
- An FPGA-based lightweight CAN bus controller. 基于FPGA的轻量级CAN总线控制器。☆298Updated last year
- 分享FPGA开发知识、优秀文章、学习网站以及开源项目。本项目收集了github中许多FPGA开源项目。☆626Updated 2 years ago
- practice configure AHB-Lite bus protocol☆14Updated 6 years ago
- 本工程使用纯verilog编写rtl代码,在FPGA上搭建神经网络LeNet-5,实现手写数字识别的功能。☆26Updated 9 months ago
- 本项目为2023年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛(高云赛道)项目,题目基于高云FPGA的多路网络视频监控编码系统。☆49Updated last year
- FPGA实现简单的图像处理算法☆48Updated 2 years ago
- 数字IC秋招项目、手撕代码☆36Updated last year
- AMBA bus lecture material☆456Updated 5 years ago
- 帧差法运动目标检测,基于ZYNQ7020☆71Updated 4 years ago
- fpga读取摄像头数据上传到上位机,720P@60Hz☆20Updated 4 years ago
- 我的数字IC厂库:Verilog HDL; System Vreilog; UVM; ModelSim; Quartus II;☆93Updated 3 years ago
- ☆19Updated 5 years ago
- The Dark Channel Prior technique is implemented on FPGA using only Verilog code and no Intellectual Property, making it convenient to rep…☆40Updated last year
- 2023集创赛国二。基于脉动阵列写的一个简单的卷积层加速器,支持yolov3-tiny的第一层卷积层计算,可根据FPGA端DSP资源灵活调整脉动阵列的结构以实现不同的计算效率。☆191Updated 9 months ago