Alternatives and similar repositories for cpu-compilation

Users that are interested in cpu-compilation are comparing it to the libraries listed below

• charleschz / -Principle-of-Compiler
  a c to 8086assembly Compiler based on JAVA 编译原理课设 一个c语言到8086汇编的编译器
  ☆10Updated 5 years ago
• Alpha-Girl / USTC_CA_labs
  USTC_CA_2021Spring 中科大 计算机体系结构
  ☆22Updated 2 years ago
• qing-2 / CPU
  单周期 8指令 MIPS32CPU
  ☆91Updated 2 years ago
• yuezih / UESTC-CS-Experiments
  电子科技大学(UESTC)计算机科学与技术专业本科生课程实验
  ☆11Updated 2 years ago
• rave1sking / single_cycle_RISCV_CPU_Design-32bit
  Verilog实现单周期非流水线32位RISCV指令集（45条）CPU
  ☆41Updated 4 years ago
• cebarobot / UCAS-CALab-mycpu_verify
  计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9
  ☆28Updated 3 years ago
• yztz / tatakOS
  2022全国大学生计算机系统能力大赛 - 操作系统赛 - 内核实现赛道 作品
  ☆15Updated last year
• hustrlee / HUST-Verilog-Course
  华中科技大学计算机学院 Verilog 语言课程
  ☆53Updated 4 years ago
• Lyncien / RISC-V-32I
  体系结构课程实验：RISC-V 32I 流水线 CPU，实现37条指令，转发，冒险检测，Cache，分支预测器
  ☆82Updated 5 years ago
• RegiaYoung / RISC-V-CPU
  记录一下夏季学期计算机设计与实践课上写的RISC-V单周期CPU和RISC-V五级流水线CPU
  ☆13Updated 3 years ago
• recallfuture / CPU-CSharp
  根据计算机组成与原理的课程设计要求编写的 cpu 模拟器，可以读取特定的汇编指令集文件，并以执行一条微指令为最小单位进行单步执行和全部执行。
  ☆13Updated 5 years ago
• Billy1900 / compiler-course-project
  华中科技大学编译原理实验2019
  ☆82Updated 4 years ago
• toted / UESTC-computer-composition
  用verilog实现单周期cpu和流水线
  ☆20Updated 5 years ago
• Komorebi660 / SysYF-Compiler
  2021年中国科学技术大学编译原理(H)课程实验项目
  ☆24Updated last year
• Z-Y00 / Examples-in-book-write-your-own-cpu
  《自己动手写CPU》一书附带的文件
  ☆82Updated 7 years ago
• 17373176 / CPU-MIPS-verilog
  北航计算机组成原理课设基于MIPS小CPU设计
  ☆9Updated 4 years ago
• TCL606 / MipsPipeline
  Mips五级流水线CPU
  ☆40Updated 2 years ago
• WYGNG / USTC_SSE_Linux
  中国科学技术大学软件学院Linux课程
  ☆34Updated 4 years ago
• wzp21142 / mips-cpu-and-microsystem
  基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu based on mips instructi…
  ☆16Updated 4 years ago
• nkgongxl / ucoreonrv
  ☆50Updated 4 years ago
• spokeyjoe / LoongArchCPU
  A LoongArch pipeline CPU. Project of Computer Architecture Lab @UCAS.
  ☆22Updated last year
• boyuh / UESTC-SCSE-CyberspaceSecurity-StudyMaterials
  电子科技大学计算机科学与工程学院（网络空间安全学院）网络空间安全专业本科生课程实验及学习资料
  ☆72Updated 2 years ago
• Starrylay / awesome-HUST-CS-MIPS-CPU
  HUST CS 19级组原课设/华中科技大学计算机组成原理课程设计/MIPS五段流水CPU/华中科技大学计算机组成原理课程设计/华科组原课设/MIPS-CPU/单周期/流水线/分支预测。来自学长的溺爱x，让你copy的明白。
  ☆125Updated 2 years ago
• DARX1024 / HITCCLab
  哈工大计算机组成原理课程实验
  ☆20Updated 4 years ago
• Youggls / Compiler
  南开大学软件学院编译原理作业：简单C语言编译器
  ☆45Updated 4 years ago
• CloudMagician / SNL-Complier
  吉林大学编译原理实验——Small Nested Language编译器
  ☆20Updated 6 years ago
• WilliamWuLH / VHDL_CPU
  湖南大学数字电路与逻辑设计大实验使用VHDL完成简易CPU设计
  ☆17Updated 4 years ago
• loongson-education / nscscc-wiki
  NSCSCC 信息整合
  ☆244Updated 4 years ago
• luzhixing12345 / archlab
  NUDT 高级体系结构实验
  ☆35Updated 9 months ago
• SocialistDalao / UltraMIPS_NSCSCC
  UltraMIPS SoC composed of dual-issue cpu, pipeline Cache and systematic peripheral.
  ☆137Updated last year