Alternatives and similar repositories for CPU-MIPS-verilog

Users that are interested in CPU-MIPS-verilog are comparing it to the libraries listed below

• cebarobot / UCAS-CALab-mycpu_verify
  计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9
  ☆29Updated 3 years ago
• wlf1998 / CA
  计算机体系结构课程
  ☆18Updated 6 years ago
• lihy11 / pku-computer-architectures
  北京大学计算机组织与体系结构课程资料，仅供参考
  ☆18Updated 7 years ago
• Starrylay / awesome-HUST-CS-MIPS-CPU
  HUST CS 19级组原课设/华中科技大学计算机组成原理课程设计/MIPS五段流水CPU/华中科技大学计算机组成原理课程设计/华科组原课设/MIPS-CPU/单周期/流水线/分支预测。来自学长的溺爱x，让你copy的明白。
  ☆126Updated 2 years ago
• rave1sking / single_cycle_RISCV_CPU_Design-32bit
  Verilog实现单周期非流水线32位RISCV指令集（45条）CPU
  ☆42Updated 4 years ago
• zach0zhang / Single_instruction_cycle_OpenMIPS
  通过学习《自己动手写CPU》，将书中实现的兼容MIPS32指令集架构的处理器——OpenMIPS（五级流水线结构），简化成单指令周期实现的处理器
  ☆207Updated 3 years ago
• 25th-engineer / HFUT_2020_MIPS_CPU
  合肥工业大学2020年《系统硬件综合设计》（《计算机组成原理》课程设计，CPU）的代码与报告；使用Verilog实现全冒险处理机制的MIPS五段流水CPU，支持MIPS-C3的50条指令。
  ☆58Updated 4 years ago
• Kami-code / ICS-2020-Notes
  上海交通大学软件学院课程计算机系统基础（ICS）笔记
  ☆14Updated 3 years ago
• Z-Y00 / Examples-in-book-write-your-own-cpu
  《自己动手写CPU》一书附带的文件
  ☆86Updated 7 years ago
• aptx1231 / BUAA_CO
  2017级北航计算机学院计算机组成原理课程设计(MIPS CPU)
  ☆97Updated 6 years ago
• ruanshihai / CPU
  Verilog实现的简单五级流水线CPU，开发平台：Nexys3
  ☆40Updated 10 years ago
• y0fy / CO-lab-material-CQU
  重庆大学计算机组成原理、硬件综合设计实验材料
  ☆38Updated 4 years ago
• LeeCue / OpenMIPS
  计算机组成原理课程设计内容，设计一个兼容MIPS32指令集架构的处理器——OpenMIPS（五级流水结构），并增加IO模块（人机交互式），解决数据依赖问题
  ☆10Updated 5 years ago
• luyufan498 / CPU_start_from_0
  从零开始设计一个CPU (Verilog)
  ☆58Updated 4 years ago
• Yorxika / HustComputerComposePrinciple
  HUST2019计算机组成原理实验
  ☆39Updated 4 years ago
• qing-2 / CPU
  单周期 8指令 MIPS32CPU
  ☆91Updated 2 years ago
• sailordiary / computer-systems-ucas
  中国科学院大学 计算机组成原理FPGA实验课程 - "Five projects to better understand key principles of computer systems", UCAS Spring 2017 Session
  ☆32Updated 8 years ago
• cqu-bdsc / CQU-Computer-Science
  本项目包含重庆大学计算机学院研究生课程的复习资料，是各位学长学姐传承下来的宝贵资料，分享方式是Onedrive 共享链接，有需要的同学可以自取。
  ☆76Updated 4 years ago
• Pipepw / MIPS_CPU
  用Verilog编写一个MIPS指令集的32位五级流水线CPU
  ☆24Updated 4 years ago
• TCL606 / MipsPipeline
  Mips五级流水线CPU
  ☆41Updated 2 years ago
• junglehust / CurriculumDesign-PrinciplesOfComputerOrganization
  华中科技大学计算机15级计算机组成原理课程设计，分别用logisim和Verilog实现简单CPU
  ☆25Updated 6 years ago
• zhangyqCS / CompilationPrinciple
  编译原理课程设计和实验内容，课程设计实现了简单C语言编译器，包括词法分析、语法分析(LL1)、语义分析、四元式优化和目标代码生成。实验内容包括表达式语法分析器、词法分析扫描器、算术表达式四元式翻译器
  ☆147Updated 6 years ago
• maple5233 / -Computer-Organization-and-Design-Notes
  《计算机组成与设计》读书笔记和实验
  ☆43Updated 8 years ago
• ksboy / HIT-Computer-Network
  哈工大计算机网络实验
  ☆24Updated 6 years ago
• Shi-Wu / OS_ExerciseAnwer
  这是清华大学计算机操作系统课堂练习的答案
  ☆22Updated 9 years ago
• Eslzzyl / riscv-pipeline-cpu
  合肥工业大学《系统硬件综合设计》五级流水线 RISC-V CPU
  ☆16Updated last year
• maq14 / THCOMIPS
  清华大学计算机系计算机组成原理课程大实验
  ☆23Updated 8 years ago
• Lyncien / RISC-V-32I
  体系结构课程实验：RISC-V 32I 流水线 CPU，实现37条指令，转发，冒险检测，Cache，分支预测器
  ☆84Updated 5 years ago
• USTC-vlab / guide
  Digital Circuit Lab guide
  ☆16Updated last year
• PrimeMHD / FPGA_ThreeLevelStorage
  【原创，已被编入官方教材】Three-level storage subsystem(SD+DDR2 SDRAM+Cache), based on Nexys4 FPGA board. 同济大学计算机系统结构课程设计，FPGA三级存储子系统。
  ☆115Updated 5 years ago