Alternatives and similar repositories for riscv-pipeline-cpu

Users that are interested in riscv-pipeline-cpu are comparing it to the libraries listed below

• 25th-engineer / HFUT_2020_MIPS_CPU
  合肥工业大学2020年《系统硬件综合设计》（《计算机组成原理》课程设计，CPU）的代码与报告；使用Verilog实现全冒险处理机制的MIPS五段流水CPU，支持MIPS-C3的50条指令。
  ☆63Updated 5 years ago
• qing-2 / CPU
  单周期 8指令 MIPS32CPU
  ☆91Updated 3 years ago
• y0fy / CO-lab-material-CQU
  重庆大学计算机组成原理、硬件综合设计实验材料
  ☆37Updated 4 years ago
• Azalea8 / riscv_cpu
  riscv指令集，单周期以及五级流水线CPU
  ☆82Updated 8 months ago
• MengYueqi / HIT_CPU_verilog
  哈工大2023处理器设计与计算机体系结构实验
  ☆25Updated last year
• Lyncien / RISC-V-32I
  体系结构课程实验：RISC-V 32I 流水线 CPU，实现37条指令，转发，冒险检测，Cache，分支预测器
  ☆85Updated 5 years ago
• GxsXuridongsheng / HFUT-MIPS-Pipline-CPU-hardware-synthetical-design-
  合肥工业大学计科硬件综合设计 MIPS五级流水线CPU
  ☆14Updated last year
• xiazhuo / nscc2022_personal
  NSCSCC2022龙芯杯个人赛，MIPS32，59MHz经典五级流水线架构，易于初学者阅读（计算机组成原理，自己动手写CPU）
  ☆77Updated last year
• mox-hub / hfut-cs
  合肥工业大学宣城校区（HFUT-XC） 计算机科学与技术专业（CS）。本仓库存有大一至大三的专业课程， 学长还没有毕业，有需求可以提Issue。欢迎Star，会不定时更新
  ☆220Updated 2 years ago
• 870470915ytc / HFUT-ROBOTICS
  合肥工业大学《机器人技术》课程作业和实验 2019-2020学年版本 有问题请联系QQ：2570605372
  ☆18Updated 4 years ago
• Tan-YiFan / DigitalLogic-Autumn2020
  复旦大学 数字逻辑与部件设计实验 2020秋
  ☆51Updated 3 years ago
• rave1sking / single_cycle_RISCV_CPU_Design-32bit
  Verilog实现单周期非流水线32位RISCV指令集（45条）CPU
  ☆42Updated 4 years ago
• Franpin / HFUT-IOT-Learning-Work
  合肥工业大学物联网工程大一至大三作业和课设
  ☆114Updated 2 years ago
• TheRainstorm / PiplineMIPS
  A 5-level pipelined MIPS CPU with branch prediction and great cache.
  ☆20Updated 4 years ago
• styitches / HFUT-CS
  合肥工业大学合肥校区（HFUT）计算机科学与技术专业（CS）。本仓库存有大一至大三的实验+课设及其源码，有疑问可以邮箱联系（回复时间不一定）。欢迎Star，会不定时更新
  ☆146Updated last year
• RegiaYoung / RISC-V-CPU
  记录一下夏季学期计算机设计与实践课上写的RISC-V单周期CPU和RISC-V五级流水线CPU
  ☆14Updated 4 years ago
• wza13 / hfut-cs-assignments
  合肥工业大学 计算机科学与技术专业 专业课作业和实验（大二下 - 大三下）
  ☆96Updated 4 years ago
• MUrielleMU / single-cycle-CPU
  单周期CPU设计与实现
  ☆14Updated 2 years ago
• lerogo / 5-stage-pipeline-cpu
  实现了5段流水的CPU This project is verilog that implements 5-stage-pipeline-cpu
  ☆37Updated 4 years ago
• TCL606 / MipsPipeline
  Mips五级流水线CPU
  ☆42Updated 2 years ago
• spokeyjoe / LoongArchCPU
  A LoongArch pipeline CPU. Project of Computer Architecture Lab @UCAS.
  ☆27Updated last year
• Jed-Z / computer-organization-lab
  中山大学计算机组成原理实验 (2018 秋)：用 Verilog 设计并实现的简易单周期和多周期 CPU
  ☆100Updated 4 years ago
• Martin-share / hfut-cs-final-exams-and-note
  合肥工业大学-计算机-期末考试和笔记资料
  ☆39Updated last year
• jianzhang96 / hfut_robot_tech_hw
  合肥工业大学《机器人技术》作业代码
  ☆17Updated 4 years ago
• SinnLiu / CPU_Design_MIPS
  《CPU设计实战》学习记录及代码
  ☆13Updated last year
• sunmiao0301 / HFUT-CS
  合肥工业大学计算机科学与技术/Computer Science and Technology, Hefei University of Technology
  ☆182Updated last year
• 25th-engineer / HFUT_2020_OS_Design_WH
  合肥工业大学2020年《操作系统》课程设计。题目：段页式虚拟存储管理系统：建立一个段页虚拟存储管理系统的模型。Course Design of Operating System of Hefei University of Technology in 2020. Topic…
  ☆40Updated 3 years ago
• FanQinFred / Cache
  重庆大学计算机学院2018级计算机体系结构cache设计
  ☆11Updated 4 years ago
• cebarobot / UCAS-CALab-mycpu_verify
  计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9
  ☆29Updated 4 years ago
• fluctlight001 / nscscc2022_single_tools
  龙芯杯个人赛工具包（适用于个人赛的golden_trace工具）
  ☆61Updated last year