Alternatives and similar repositories for DigitalClock

Users that are interested in DigitalClock are comparing it to the libraries listed below

• DOOKNET / Digital_Clock
  基于FPGA的数字时钟（Modelsim仿真）
  ☆26Updated 7 years ago
• LSTM-Kirigaya / ComputerDesignExperiment
  计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现
  ☆39Updated 4 years ago
• TCL606 / MipsPipeline
  Mips五级流水线CPU
  ☆44Updated 2 years ago
• Tan-YiFan / DigitalLogic-Autumn2020
  复旦大学 数字逻辑与部件设计实验 2020秋
  ☆54Updated 3 years ago
• qing-2 / CPU
  单周期 8指令 MIPS32CPU
  ☆94Updated 3 years ago
• y0fy / CO-lab-material-CQU
  重庆大学计算机组成原理、硬件综合设计实验材料
  ☆39Updated 4 years ago
• renyangang / riscv-mcu
  This project utilizes the Digital circuit simulation software,to build a CPU that supports a simple instruction set and simple peripheral…
  ☆74Updated 8 months ago
• TheRainstorm / CO_ext_lab-CQU
  重庆大学计组（硬综）拓展实验；
  ☆20Updated 5 years ago
• wzp21142 / mips-cpu-and-microsystem
  基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu based on mips instructi…
  ☆16Updated 4 years ago
• wangkangluo1 / MATLAB-Application-in-Mathematical-Modeling
  MATLAB在数学建模中的应用源码
  ☆28Updated 8 years ago
• gyn / hdlbits
  ☆13Updated 4 years ago
• TheRainstorm / PiplineMIPS
  A 5-level pipelined MIPS CPU with branch prediction and great cache.
  ☆19Updated 4 years ago
• EricJin2002 / UCAS-CA-2022
  一个单发射五级静态流水CPU，采用龙芯32位精简版指令集，支持异常和中断处理，使用AXI总线接口，已集成TLB模块
  ☆16Updated 2 years ago
• zach0zhang / Single_instruction_cycle_OpenMIPS
  通过学习《自己动手写CPU》，将书中实现的兼容MIPS32指令集架构的处理器——OpenMIPS（五级流水线结构），简化成单指令周期实现的处理器
  ☆207Updated 3 years ago
• Y006 / slide_template
  电子科技大学 Beamer 模版
  ☆16Updated 5 months ago
• spokeyjoe / LoongArchCPU
  A LoongArch pipeline CPU. Project of Computer Architecture Lab @UCAS.
  ☆30Updated last year
• yuanfpga / FPGA_Learning_route
  FPGA的学习路线与书籍整理
  ☆58Updated 2 years ago
• Z-Y00 / Examples-in-book-write-your-own-cpu
  《自己动手写CPU》一书附带的文件
  ☆87Updated 7 years ago
• PrimeMHD / FPGA_ThreeLevelStorage
  【原创，已被编入官方教材】Three-level storage subsystem(SD+DDR2 SDRAM+Cache), based on Nexys4 FPGA board. 同济大学计算机系统结构课程设计，FPGA三级存储子系统。
  ☆119Updated 5 years ago
• YilingLiang / UCAS_MatrixAanlysis
  国科大(UCAS)李保滨老师2020矩阵分析课程资源(课件，作业，和编程大作业)
  ☆26Updated last year
• TCL606 / Music_Generator
  清华大学电子系2022小学期Matlab音乐合成大作业
  ☆26Updated 2 years ago
• 15947470421 / digital_IC_experiment
  我设计了一些数字集成电路的教学实验，供大家学习~
  ☆34Updated 10 months ago
• luyufan498 / CPU_start_from_0
  从零开始设计一个CPU (Verilog)
  ☆60Updated 4 years ago
• Allenem / DeepLearningCourse
  中国科学院大学计算机科学与技术学院深度学习(徐俊刚老师)
  ☆79Updated 3 years ago
• suisuisi / FPGAandGames
  FPGA实现各种小游戏，学习并快乐着
  ☆78Updated 3 years ago
• liu-yang-maker / PRML_UCAS
  国科大研一课程 模式识别与机器学习
  ☆64Updated 4 years ago
• jx-99321 / UCASDeepLearning
  国科大深度学习课程作业
  ☆56Updated 3 years ago
• npu-cs / SurviveNWPU-CSManual
  A Manual on Surviving in CS of NWPU
  ☆55Updated 2 years ago
• luoyt14 / OptimalMethod
  最优化方法课程相关资料
  ☆75Updated 6 years ago
• Timothy-Liuxf / PipelineCPU
  清华大学电子工程系数字逻辑与处理器基础实验大作业——流水线 CPU
  ☆12Updated 4 years ago