Alternatives and similar repositories for DigitalClock

Users that are interested in DigitalClock are comparing it to the libraries listed below

• DOOKNET / Digital_Clock
  基于FPGA的数字时钟（Modelsim仿真）
  ☆25Updated 7 years ago
• LSTM-Kirigaya / ComputerDesignExperiment
  计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现
  ☆40Updated 4 years ago
• TCL606 / MipsPipeline
  Mips五级流水线CPU
  ☆44Updated 2 years ago
• yuanfpga / FPGA_Learning_route
  FPGA的学习路线与书籍整理
  ☆53Updated 2 years ago
• YuetianW / HUST_EIC_Intro
  华中科技大学电信学院-电信专业 的课程分享与攻略
  ☆249Updated 2 years ago
• BENAGP / Models-for-ICM-MCM
  美赛常用模型
  ☆121Updated 6 years ago
• qing-2 / CPU
  单周期 8指令 MIPS32CPU
  ☆92Updated 3 years ago
• lukan217 / 2020MCM
  2020美赛的个人参赛经验，附美赛备战资料以及C题M奖论文
  ☆84Updated 5 years ago
• y0fy / CO-lab-material-CQU
  重庆大学计算机组成原理、硬件综合设计实验材料
  ☆37Updated 4 years ago
• npu-cs / SurviveNWPU-CSManual
  A Manual on Surviving in CS of NWPU
  ☆54Updated 2 years ago
• wzp21142 / mips-cpu-and-microsystem
  基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu based on mips instructi…
  ☆16Updated 4 years ago
• VipaiLab / machine-learning-course
  浙江大学胡浩基《机器学习》代码
  ☆227Updated 3 years ago
• sailaoda / HUSTEIC-family
  🔥华中科技大学电信专业 课程资料 作业 代码 实验报告 HUSTEIC 课程分享计划
  ☆98Updated 4 years ago
• JackHCC / Digital-Integrated-Circuit-Design
  北京大学数字集成电路设计课程作业—FPGA设计【Assignment of digital integrated circuit design course of Peking University】
  ☆38Updated 3 years ago
• LeiWang1999 / AICS-Course
  《智能计算系统 AI Computing Systems》习题答案、实验答案、课程笔记
  ☆209Updated 3 years ago
• liujiyaoFDU / 2021-ICM-D-Outstanding
  2021 数模美赛O奖论文及代码公开
  ☆78Updated 3 years ago
• lvyufeng / step_into_mips
  一步一步写MIPS CPU
  ☆831Updated 4 years ago
• Starrynightzyq / Nexys4DDR-ARM-M3-Plate-Recognition
  车牌识别,FPGA,2019全国大学生集成电路创新创业大赛
  ☆143Updated 5 years ago
• Z-Y00 / Examples-in-book-write-your-own-cpu
  《自己动手写CPU》一书附带的文件
  ☆87Updated 7 years ago
• xupsh / Digital-Design-Lab
  ☆223Updated 4 years ago
• TCL606 / Music_Generator
  清华大学电子系2022小学期Matlab音乐合成大作业
  ☆26Updated 2 years ago
• rave1sking / single_cycle_RISCV_CPU_Design-32bit
  Verilog实现单周期非流水线32位RISCV指令集（45条）CPU
  ☆42Updated 4 years ago
• TheRainstorm / CO_ext_lab-CQU
  重庆大学计组（硬综）拓展实验；
  ☆21Updated 4 years ago
• luyufan498 / CPU_start_from_0
  从零开始设计一个CPU (Verilog)
  ☆59Updated 4 years ago
• vegedoge / SEU_CPU-POC-Design
  东南大学信息学院计算机组成原理课设--利用Verilog实现CPU和POC的原理仿真 | SEU computer architecture project--CPU & POC simulation with verilogHDL
  ☆28Updated last year
• miracleyoo / HUST-Grad-Paper-Word-Template
  本项目为华科（华中科技大学）本科生毕业论文的进阶优化版Word模板。它源于官方但高于官方，由于官方的Word模板难以使用且问题多多，自动化程度低，故有本项目。本项目为在页码、封面、分级标题、数学公式、图表题注、交叉引用、参考文献引用等方面做出了优化后的Word模板。
  ☆106Updated 6 years ago
• Silverster98 / bit_nscscc_suggestion
  为了更好地帮助后来的同学参加龙芯杯，草拟了这份建议，望对后来人有所帮助
  ☆130Updated 4 years ago
• CNLHC / NUEDC-Toolbox
  全国大学生电子设计竞赛(National Undergraduate Electronics Design Contest)工具箱
  ☆32Updated 6 years ago
• TheRainstorm / PiplineMIPS
  A 5-level pipelined MIPS CPU with branch prediction and great cache.
  ☆20Updated 4 years ago
• mfp0610 / HUST-AIA-Courses-Resource
  [Open-Source] 华中科技大学人工智能与自动化学院课程资源
  ☆209Updated 2 years ago