thinson / DigitalClockLinks
基于verilog的数字时钟，数电课程设计
☆39Updated 3 years ago
Alternatives and similar repositories for DigitalClock
Users that are interested in DigitalClock are comparing it to the libraries listed below
Sorting:
- 基于FPGA的数字时钟（Modelsim仿真）☆26Updated 7 years ago
- 计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现☆40Updated 4 years ago
- 重庆大学计组（硬综）拓展实验；☆21Updated 5 years ago
- 重庆大学计算机组成原理、硬件综合设计实验材料☆41Updated 5 years ago
- 单周期 8指令 MIPS32CPU☆96Updated last month
- 一个单发射五级静态流水CPU，采用龙芯32位精简版指令集，支持异常和中断处理，使用AXI总线接口，已集成TLB模块☆16Updated 3 years ago
- 一步一步写MIPS CPU☆855Updated 4 years ago
- 计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计 实战》 Lab3-Lab9☆34Updated 4 years ago
- 基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu based on mips instructi…☆17Updated 4 years ago
- 高级计算机体系结构2020，吴俊敏老师，中科大研究生课程☆73Updated 2 years ago
- 【原创，已被编入官方教材】Three-level storage subsystem(SD+DDR2 SDRAM+Cache), based on Nexys4 FPGA board. 同济大学计算机 系统结构课程设计，FPGA三级存储子系统。☆119Updated 5 years ago
- 为了更好地帮助后来的同学参加龙芯杯，草拟了这份建议，望对后来人有所帮助☆134Updated 5 years ago
- 重庆大学硬件综合设计课程实验文档☆43Updated 6 months ago
- Mips五级流水线CPU☆47Updated 3 years ago
- 从零开始设计一个CPU (Verilog)☆60Updated 4 years ago
- A 5-level pipelined MIPS CPU with branch prediction and great cache.☆19Updated 4 years ago
- 本项目为华科（华中科技大学）本科生毕业论文的进阶优化版Word模板。它源于官方但高于官方，由于官方的Word模板难以使用且问题多多，自动化程度低，故有本项目。本项目为在页码、封面、分级标题、数学公式、图表题注、交叉引用、参考文献引用等方面做出了优化后的Word模板。☆108Updated 6 years ago
- 一生一芯的信息发布和内容网站☆136Updated 2 years ago
- UltraMIPS SoC composed of dual-issue cpu, pipeline Cache and systematic peripheral.☆147Updated last year
- 复旦大学 数字逻辑与部件设计实验 2020秋☆54Updated 3 years ago
- 中国科学院大学(UCAS)2020年春季学期计算机组成原理实验课作业☆15Updated 3 years ago
- 基于龙芯 OpenMIPS 实现一个具有 89 条指令的五级流水 CPU，使用 Verilog 语言，使用哈佛结构，包括逻辑移位指令、乘除法指令、加载存储指令、转移指令、协处理器访问指令以及异常相关在内的共89条指令。能够处理数据相关，包含流水线暂停以及延迟槽☆20Updated 5 years ago
- 《智能计算系统 AI Computing Systems》习题答案、实验答案、课程笔记☆213Updated 3 years ago
- NSCSCC 信息整合☆252Updated 4 years ago
- ☆16Updated 3 months ago
- This project utilizes the Digital circuit simulation software,to build a CPU that supports a simple instruction set and simple peripheral…☆77Updated 9 months ago
- 华中科技大学计算机学院 Verilog 语言课程☆54Updated last month
- 我设计了一些数字集成电路的教学实验，供大家学习~☆35Updated last year
- A Manual on Surviving in CS of NWPU☆55Updated 2 years ago
- 中国科学院大学 计算机组成原理FPGA实验课程 - "Five projects to better understand key principles of computer systems", UCAS Spring 2017 Session☆32Updated 8 years ago