thinson / DigitalClock
基于verilog的数字时钟，数电课程设计
☆32Updated 2 years ago
Alternatives and similar repositories for DigitalClock:
Users that are interested in DigitalClock are comparing it to the libraries listed below
- 基于FPGA的数字时钟（Modelsim仿真）☆23Updated 6 years ago
- Mips五级流水线CPU☆37Updated last year
- 计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现☆35Updated 3 years ago
- 清华大学电子系2022小学期Matlab音乐合成大作业☆20Updated 2 years ago
- 哈尔滨工业大学数字逻辑与数字系统设计课程大作业——电子密码锁设计部分代码（2020秋）☆11Updated 4 years ago
- 合肥工业大学2020年《系统硬件综合设计》（《计算机组成原理》课程设计，CPU）的代码与报告；使用Verilog实现全冒险处理机制的MIPS五段流水CPU，支持MIPS-C3的50条指令。☆55Updated 4 years ago
- 2019年UPC应用物理专业《数字电子技术课程设计》任务内容：数字时钟设计☆9Updated 5 years ago
- 该库为本人在保研专业课备战期间梳理专业课而制作的一些专业课思维导图文件，现分享给大家，包含了本人在江西理工大学电子科学与技术专业三年总结的课程逻辑学习框架，并结合课本总结了部分课程思维导图（会持续更新），目前已出电路、模拟电子技术、数字电子技术、模拟集成电路设计、射频电路设…☆44Updated 2 years ago
- NSCSCC2022龙芯杯个人赛，MIPS32，59MHz经典五级流水线架构，易于初学者阅读（计算机组成原理，自己动手写CPU）☆55Updated 10 months ago
- 《自己动手写CPU》一书附带的文件☆77Updated 6 years ago
- 单周期 8指令 MIPS32CPU☆89Updated 2 years ago
- riscv指令集，单周期以及五级流水线CPU☆30Updated 2 weeks ago
- 基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu based on mips instructi…☆16Updated 3 years ago
- 从零开始设计一个CPU (Verilog)☆50Updated 3 years ago
- 2023年数学建模国赛B题代码☆15Updated last year
- 机器学习与模式识别相关笔记☆39Updated 6 years ago
- Awesome SEU☆36Updated last year
- HUST CS 19级组原课设/华中科技大学计算机组成原理课程设计/MIPS五段流水CPU/华中科技大学计算机组成原理课程设计/华科组原课设/MIPS-CPU/单周期/流水线/分支预测。来自学长的溺爱x，让你copy的明白。☆115Updated last year
- 冈萨雷斯《数字图像处理》第三版-课后习题答案；《数字图像处理（matlab版）》-源代码及图片 DIP☆220Updated 3 months ago
- 2018-2019 大三下学期计算机网络作业合集 (1711342 李纪)☆12Updated 4 years ago
- 提供计算机类，人工智能，深度学习， 计算机视觉， 数字电路， 集成电路设计等各类资料图书的收集☆19Updated 3 years ago
- 《模式识别（第三版）》（张学工）学习笔记+2024真题，清华大学深圳研究生院人工智能专业考研807专业课☆108Updated 9 months ago
- 电子科技大学2020年《人工智能》课程的平时作业和实验☆13Updated 2 years ago
- 体系结构课程实验：RISC-V 32I 流水线 CPU，实现37条指令，转发，冒险检测，Cache，分支预测器☆72Updated 5 years ago
- 数字图像处理笔记，基于冈萨雷斯第四版☆24Updated last year
- 华中科技大学电信学院-电信专业 的课程分享与攻略☆218Updated last year
- A LoongArch pipeline CPU. Project of Computer Architecture Lab @UCAS.☆19Updated 7 months ago
- Verilog实现的简单五级流水线CPU，开发平台：Nexys3☆39Updated 9 years ago
- 利用C语言和单片机开发了一个自己设计的智能指纹密码锁。包含了PCB图纸; Developed a self-designed smart fingerprint combination lock using C language and microcontroller. P…☆8Updated 2 years ago