DOOKNET / Digital_ClockLinks
基于FPGA的数字时钟(Modelsim仿真)
☆24Updated 7 years ago
Alternatives and similar repositories for Digital_Clock
Users that are interested in Digital_Clock are comparing it to the libraries listed below
Sorting:
- Uart transport + image processing + VGA display 基于FPGA的图像处理,包括Uart和VGA☆14Updated 5 years ago
- 基于FPGA,VGA,声音传感器与温湿度传感器实现的智能可控数字钟。☆10Updated 4 years ago
- FPGA实现各种小游戏,学习并快乐着☆74Updated 3 years ago
- njtech digital design. a fpga digital alarm system with Nexys A7 100T☆48Updated 6 years ago
- 车牌识别,FPGA,2019全国大学生集成电路创新创业大赛☆140Updated 5 years ago
- 本项目为2023年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛(高云赛道)项目,题目基于高云FPGA的多路网络视频监控编码系统。☆47Updated last year
- risc-v 单周期和流水线cpu设计, 基于miniRV-1指令集,语言verilog☆7Updated 2 years ago
- 记录一下夏季学期计算机设计与实践课上写的RISC-V单周期CPU和RISC-V五级流水线CPU☆13Updated 3 years ago
- 数字IC设计笔试相关的一些电路代码☆9Updated last year
- FPGA图像处理-- 车牌定位,包括二值化,腐蚀,膨胀,sobel边缘检测,水平投影和垂直投影等☆45Updated 2 years ago
- 基于FPGA和ov5640的实时图像采集及灰度转换系统☆16Updated last year
- 基于Verilog实现的全数字锁相环☆36Updated 3 years ago
- 基于fpga的cordic算法实现☆10Updated 8 months ago
- 单周期 8指令 MIPS32CPU☆91Updated 2 years ago
- riscv指令集,单周期以及五级流水线CPU☆71Updated 5 months ago
- MP3 Player developed on FPGA(DIGILENT NEXYS 4 DDR)☆17Updated 6 years ago
- 开发环境是Windows 10, Quartus。硬件开发语言是Verilog。 利用FPGA开发的智能小车,分为两个部分,控制器部分和小车部分,通过蓝牙信号进行连接。 控制部分可以通过加速度传感器检测手势,从而控制小车的前后左右。 加速度传感器还可以检测人体是否摔倒…☆14Updated 6 years ago
- Mips五级流水线CPU☆40Updated 2 years ago
- 复旦大学 数字逻辑与部件设计实验 2020秋☆48Updated 3 years ago
- 2022年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛紫光同创赛道视频色度亮度提取赛题设计源文件☆33Updated 2 years ago
- 2024年全国大学生嵌入式芯片与系统设计竞赛 FPGA创新设计赛道 国一+易灵思创新杯获奖作品 Ultra-Vision (基于Ti60F225的无极缩放算法实现)☆63Updated 3 months ago
- 基于ov5640摄像头的实时显示☆13Updated 2 years ago
- 帧差法运动目标检测,基于ZYNQ7020☆67Updated 3 years ago
- 同济大学22级数字逻辑大作业☆31Updated 8 months ago
- 从零开始设计一个CPU (Verilog)☆57Updated 4 years ago
- FPGA的学习路线与书籍整理☆46Updated last year
- implementation in verilog rtl for an FPGA to detect the presence of a face in an image☆10Updated 4 years ago
- 第八届集创赛紫光同创杯国二FPGA部分☆21Updated 9 months ago
- 一些关于模拟集成电路设计的相关学习文档☆22Updated 2 years ago
- Verilog实现的简单五级流水线CPU,开发平台:Nexys3☆40Updated 9 years ago