DOOKNET / Digital_ClockLinks
基于FPGA的数字时钟(Modelsim仿真)
☆24Updated 7 years ago
Alternatives and similar repositories for Digital_Clock
Users that are interested in Digital_Clock are comparing it to the libraries listed below
Sorting:
- Uart transport + image processing + VGA display 基于FPGA的图像处理,包括Uart和VGA☆14Updated 5 years ago
- njtech digital design. a fpga digital alarm system with Nexys A7 100T☆48Updated 5 years ago
- riscv指令集,单周期以及五级流水线CPU☆68Updated 5 months ago
- 车牌识别,FPGA,2019全国大学生集成电路创新创业大赛☆138Updated 5 years ago
- 从零开始设计一个CPU (Verilog)☆57Updated 4 years ago
- FPGA图像处理-- 车牌定位,包括二值化,腐蚀,膨胀,sobel边缘检测,水平投影和垂直投影等☆45Updated 2 years ago
- 基于FPGA和ov5640的实时图像采集及灰度转换系统☆16Updated last year
- FPGA实现各种小游戏,学习并快乐着☆74Updated 3 years ago
- 2022年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛紫光同创赛道视频色度亮度提取赛题设计源文件☆32Updated 2 years ago
- 记录一下夏季学期计算机设计与实践课上写的RISC-V单周期CPU和RISC-V五级流水线CPU☆13Updated 3 years ago
- 基于ov5640摄像头的实时显示☆12Updated 2 years ago
- ☆220Updated 4 years ago
- 2024年全国大学生嵌入式芯片与系统设计竞赛 FPGA创新设计赛道 国一+易灵思创新杯获奖作品 Ultra-Vision (基于Ti60F225的无极缩放算法实现)☆62Updated 2 months ago
- 本项目为2023年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛(高云赛道)项目,题目基于高云FPGA的多路网络视频监控编码系统。☆47Updated last year
- 基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu based on mips instructi…☆16Updated 4 years ago
- 数字IC设计笔试相关的一些电路代码☆9Updated last year
- 基于Xilinx Basys3的坦克大战游戏和贪吃蛇游戏☆22Updated 5 years ago
- 基于Verilog实现的全数字锁相环☆32Updated 3 years ago
- FPGA-Edge-Detection-Project1☆53Updated 3 years ago
- 体系结构课程实验:RISC-V 32I 流水线 CPU,实现37条指令,转发,冒险检测,Cache,分支预测器☆81Updated 5 years ago
- fpga读取摄像头数据上传到上位机,720P@60Hz☆20Updated 4 years ago
- The aiming of this project is to realize the image capture using OV5640 camera and FPGA which transmits the image signal using VGA (Video…☆19Updated 5 years ago
- 基于FPGA,VGA,声音传感器与温湿度传感器实现的智能可控数字钟。☆10Updated 4 years ago
- FPGA实现简单的图像处理算法☆47Updated 2 years ago
- A LoongArch pipeline CPU. Project of Computer Architecture Lab @UCAS.☆23Updated last year
- 本工程使用纯verilog编写rtl代码,在FPGA上搭建神经网络LeNet-5,实现手写数字识别的功能。