Crzax / riscv_pipelineLinks
这是武汉大学WHU 计算机组成与设计 RISC-V CPU 流水线设计,包括Modelsim仿真测试,vivado下FPGA(NEXYS A7)测试。
☆30Updated last year
Alternatives and similar repositories for riscv_pipeline
Users that are interested in riscv_pipeline are comparing it to the libraries listed below
Sorting:
- 本项目为2023年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛(高云赛道)项目,题目基于高云FPGA的多路网络视频监控编码系统。☆62Updated 2 years ago
- The system is a FPGA-based system that can recognize object in videos.☆16Updated 8 months ago
- TFT Clock by Gowin FPGA | 华中科技大学电信学院硬件课设基于国产高云FPGA的多功能TFT屏数字钟☆10Updated 2 years ago
- 记录一下夏季学期计算机设计与实践课上写的RISC-V单周期CPU和RISC-V五级流水线CPU☆14Updated 4 years ago
- ☆87Updated 2 weeks ago
- 【2023全国大学生FPGA 创新设计竞赛】全国二等奖作品:Cortex-M0智能飞机大战游戏机 开源项目☆21Updated last year
- An AXI DDR3 SDRAM controller for FPGA☆43Updated 2 years ago
- FPGA实现各种小游戏,学习并快乐着☆78Updated 3 years ago
- 一款Cyclone Ⅳ(EP4CE6E22C8N)的FPGA板,板载JTAG下载电路、HDMI(output)、UART、SDRAM、TFT-LCD等☆15Updated 2 years ago
- 2024年全国大学生嵌入式芯片与系统设计竞赛 FPGA创新设计赛道 国一+易灵思创新杯获奖作品 Ultra-Vision (基于Ti60F225的无极缩放算法实现)☆83Updated 9 months ago
- 计算机体 系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9☆33Updated 4 years ago
- 【例程】国产高云FPGA 开发板及其工程☆41Updated last year
- 在FPGA端实现JPEG编码(开发中……☆12Updated last year
- 使用verilog实现流水线 FFT☆14Updated last year
- risc-v 单周期和流水线cpu设计, 基于miniRV-1指令集,语言verilog☆10Updated 2 years ago
- FPGA Technology Exchange Group相关文件管理☆55Updated last month
- A dual-camera based on OminiVison 5460 for GoWin GW2A-55K Combat Board☆33Updated 4 years ago
- A LoongArch pipeline CPU. Project of Computer Architecture Lab @UCAS.☆31Updated last year
- 帧差法运动目标检测,基于ZYNQ7020☆80Updated 4 years ago
- 第八届集创赛紫光同创杯国二FPGA部分☆31Updated last year
- This repository is used to store RTL code for combining a single video source from multiple video sources.☆17Updated last year
- 2018第二届全国大学生FPGA创新设计邀请赛的作品☆63Updated 7 years ago
- ☆22Updated 3 years ago
- 2024年全国大学生嵌入式芯片与系统设计竞赛 应用赛道 国家一等奖获奖作品 Ultra-Lamp☆20Updated 9 months ago
- 第八届集创赛紫光同创杯音频处理国家二等奖☆24Updated last year
- Xilinx FPGA PCIe 保姆级教程 ——基于 PCIe XDMA IP核☆26Updated 3 years ago
- ⚙️ 基于 Zynq-7 全可编程 SoC 的设计☆37Updated 4 years ago
- Design 200M equivalent sampling using 1M Sa/s, send AD data to STM32. 使用1M采样率实现200M等效采样,将数据发送到STM32上 Altera FPGA EP4CE22E22C8, ADS828E☆14Updated 4 months ago
- 【例程】简单的FPGA入门项目 适用于各类Cyclone 开发板☆30Updated 3 weeks ago
- 合肥工业大学《系统硬件综合设计》五级流水线 RISC-V CPU☆31Updated 2 years ago