yuanfpga / FPGA_Learning_routeLinks
FPGA的学习路线与书籍整理
☆44Updated last year
Alternatives and similar repositories for FPGA_Learning_route
Users that are interested in FPGA_Learning_route are comparing it to the libraries listed below
Sorting:
- 2024年全国大学生嵌入式芯片与系统设计竞赛 FPGA创新设计赛道 国一+易灵思创新杯获奖作品 Ultra-Vision (基于Ti60F225的无极缩放算法实现)☆62Updated 2 months ago
- 车牌识别,FPGA,2019全国大学生集成电路创新创业大赛☆138Updated 5 years ago
- 本项目为2023年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛(高云赛道)项目,题目基于高云FPGA的多路网络视频监控编码系统。☆47Updated last year
- 帧差法运动目标检测,基于ZYNQ7020☆65Updated 3 years ago
- 代码在这个库里 Code is here☆51Updated 6 months ago
- 2023集创赛紫光同创杯一等奖项目☆113Updated last year
- MNIST using tensorflow, c++ and fpga (zynq7010)☆25Updated 2 years ago
- This project utilizes the Digital circuit simulation software,to build a CPU that supports a simple instruction set and simple peripheral…☆63Updated last month
- FPGA实现简单的图像处理算法☆47Updated 2 years ago
- An AXI DDR3 SDRAM controller for FPGA☆36Updated last year
- 【2022集创赛】Arm杯一等奖作品:Cortex-M0智能娱乐收音机 开源项目☆28Updated 2 years ago
- 基于FPGA进行车牌识别☆76Updated last year
- 包含了SOC设计中的通用IP,如外设、总线结 构、基础、验证等☆94Updated 3 weeks ago
- ☆37Updated 4 years ago
- A dual-camera based on OminiVison 5460 for GoWin GW2A-55K Combat Board☆33Updated 3 years ago
- 2022年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛紫光同创赛道视频色度亮度提取赛题设计源文件☆32Updated 2 years ago
- 网络训练、图像预处理以及部分hend功能是基于pc端实现的,只有主干网络部署在fpga上,片上资源无法支持整个网络所需资源,建议添加外部存储及DDR☆106Updated last year
- ☆79Updated last week
- 第八届集创赛紫光同创杯音频处理国家二等奖☆16Updated 7 months ago
- fpga跑sobel识别算法☆35Updated 4 years ago
- 该作品为2024年FPGA创新设计大赛(上海安路科技赛道)国一作品☆20Updated 4 months ago
- 2023集创赛国二。基于脉动阵列写的一个简单的卷积层加速器,支持yolov3-tiny的第一层卷积层计算,可根据FPGA端DSP资源灵活调整脉动阵列的结构以实现不同的计算效率。☆177Updated 7 months ago
- CPU Design Based on RISCV ISA☆110Updated 11 months ago
- 一个开源的FPGA神经网络加速器。☆164Updated last year
- some interesting demos for starters☆81Updated 2 years ago
- ☆39Updated 10 months ago
- ☆38Updated last week
- FPGA implementation of pose detection with Kalman filter. (verilog)☆35Updated 3 years ago
- 2018第二届全国大学生FPGA创新设计邀请赛的作品☆59Updated 6 years ago
- 5 stage pipeline, single cycle risc-V implementation☆22Updated last year