UESTC-ICSDLab / CortexM0_SoC
电子科技大学示范性微电子学院微嵌课程配套代码
☆11Updated 11 months ago
Alternatives and similar repositories for CortexM0_SoC:
Users that are interested in CortexM0_SoC are comparing it to the libraries listed below
- FPGA实现各种小游戏,学习并快乐着☆71Updated 2 years ago
- 包含了SOC设计中的通用IP,如外设、总线结构、基础、验证等☆87Updated this week
- ☆69Updated 4 years ago
- 2023集创赛紫光同创杯一等奖项目☆109Updated last year
- 车牌识别,FPGA,2019全国大学生集成电路创新创业大赛☆137Updated 5 years ago
- riscv指令集,单周期以 及五级流水线CPU☆53Updated 3 months ago
- Uart transport + image processing + VGA display 基于FPGA的图像处理,包括Uart和VGA☆14Updated 5 years ago
- njtech digital design. a fpga digital alarm system with Nexys A7 100T☆44Updated 5 years ago
- NSCSCC2022龙芯杯个人赛,MIPS32,59MHz经典五级流水线架构,易于初学者阅读(计算机组成原理,自己动手写CPU)☆65Updated last year
- 龙芯杯个人赛工具包(适用于个人赛的golden_trace工具)☆51Updated last year
- UltraMIPS SoC composed of dual-issue cpu, pipeline Cache and systematic peripheral.☆131Updated 10 months ago
- 基于FPGA进行车牌识别☆74Updated last year
- ☆14Updated last year
- 本项目为2023年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛(高云赛道)项目,题目基于高云FPGA的多路网络视频监控编码系统。☆45Updated last year
- 2023集创赛国二。基于脉动阵列写的一个简单的卷积层加速器,支持yolov3-tiny的第一层卷积层计算,可根据FPGA端DSP资源灵活调整脉动阵列的结构以实现不同的计算效率。☆169Updated 5 months ago
- 基于ov5640摄像头的实时显示☆12Updated 2 years ago
- 记录一下夏季学期计算机设计与实践课上写的RISC-V单周期CPU和RISC-V五级流水线CPU☆13Updated 3 years ago
- 2024年全国大学生嵌入式芯片与系统设计竞赛 FPGA创新设计赛道 国一+易灵思创新杯获奖作品 Ultra-Vision (基于Ti60F225的无极缩放算法实现)☆56Updated last month
- 【入门项目】这个仓库是用hls来实现手写数字识别CNN硬件(xilinx fpga)加速的代码☆76Updated 2 years ago
- 2022年龙芯杯个人赛 单发射110M(含icache)☆45Updated 2 years ago
- 此项目为西安交通大学信息工程资料共享计划☆14Updated 3 months ago
- FPGA实现简单的图像处理算法☆42Updated 2 years ago
- 体系结构课程实验:RISC-V 32I 流水线 CPU,实现37条指令,转发,冒险检测,Cache,分支预测器☆77Updated 5 years ago
- 这是我的学习过程中自己整理的资料,实验报告等。电子科技大学 大数据 作业答案 实验报告☆60Updated 9 months ago
- ☆61Updated 2 years ago
- 合肥工业大学《系统硬件综合设计》五级流水线 RISC-V CPU☆14Updated last year
- FPGA图像处理-- 车牌定位,包括二值化,腐蚀,膨胀,sobel边缘检测,水平投影和垂直投影等☆40Updated 2 years ago
- ☆86Updated 2 months ago
- 2022年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛紫光同创赛道视频色度亮度提取赛题设计源文件☆32Updated 2 years ago
- 我的数字IC厂库:Verilog HDL; System Vreilog; UVM; ModelSim; Quartus II;☆83Updated 3 years ago