hustrlee / HUST-Verilog-CourseLinks
华中科技大学计算机学院 Verilog 语言课程
☆54Updated 4 years ago
Alternatives and similar repositories for HUST-Verilog-Course
Users that are interested in HUST-Verilog-Course are comparing it to the libraries listed below
Sorting:
- 为了更好地帮助后来的同学参加龙芯杯，草拟了这份建议，望对后来人有所帮助☆130Updated 5 years ago
- NSCSCC 信息整合☆251Updated 4 years ago
- 一生一芯的信息发布和内容网站☆135Updated last year
- 中国科学院大学(UCAS)2020年春季学期计算机组成原理实验课作业☆16Updated 3 years ago
- UltraMIPS SoC composed of dual-issue cpu, pipeline Cache and systematic peripheral.☆143Updated last year
- NJU Virtual Board☆291Updated last month
- 和我一步一步实现一个最简单的、带数据前推及流水线暂停的32位静态五级流水MIPS☆85Updated 4 years ago
- 南京大学nemu，基于riscv32架构，目前进度PA3☆20Updated 4 years ago
- 复旦大学FDU1.1队在第四届“龙芯杯”的参赛作品☆44Updated 5 years ago
- ☆35Updated 6 years ago
- 计算机体系结构 2020秋季 UCAS 《计算机体系结构基础》第 2 版课后习题☆63Updated 4 years ago
- 复旦大学 数字逻辑与部件设计实验 2020秋☆53Updated 3 years ago
- 体系结构课程实验：RISC-V 32I 流水线 CPU，实现37条指令，转发，冒险检测，Cache，分支预测器☆86Updated 5 years ago
- 《自己动手写CPU》一书附带的文件☆87Updated 7 years ago
- 华中科技大学计算机科学(shiyan)与技术(baogao)学院通用高分模板☆119Updated 5 years ago
- Introduction to Computer Systems (II), Spring 2021☆52Updated 4 years ago
- 重庆大学硬件综合设计课程实验文档☆39Updated 3 months ago
- 【原创，已被编入官方教材】Three-level storage subsystem(SD+DDR2 SDRAM+Cache), based on Nexys4 FPGA board. 同济大学计算机系统结构课程设计，FPGA三级存储子系统。☆117Updated 5 years ago
- HUST CS 19级组原课设/华中科技大学计算机组成原理课程设计/MIPS五段流水CPU/华中科技大学计算机组成原理课程设计/华科组原课设/MIPS-CPU/单周期/流水线/分支预测。来自学长的溺爱x，让你copy的明白。☆131Updated 2 years ago
- 通过学习《自己动手写CPU》，将书中实现的兼容MIPS32指令集架构的处理器——OpenMIPS（五级流水线结构），简化成单指令周期实现的处理器☆205Updated 3 years ago
- Naïve MIPS32 SoC implementation☆117Updated 5 years ago
- HUST Homeworks(Course design / Reports / Labs / etc. )☆266Updated 6 years ago
- 计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9☆29Updated 4 years ago
- 中国科学院大学 计算机组成原理FPGA实验课程 - "Five projects to better understand key principles of computer systems", UCAS Spring 2017 Session☆33Updated 8 years ago
- 单周期 8指令 MIPS32CPU☆92Updated 3 years ago
- 2021年秋季学期 南京大学ICS课程 PA实验部分☆131Updated 3 years ago
- Development using Verilog programing language and Vivado IDE .☆14Updated 5 years ago
- 奋战一学期，造台计算机（编译出的bit文件在release中，可以直接食用）☆129Updated 5 years ago
- 高级计算机体系结构2020，吴俊敏老师，中科大研究生课程☆73Updated last year
- This repository is used to release the experimental assignments of Computer Architecture Course from USTC☆39Updated 6 years ago