1075224835 / MyDigitalClock
2019年UPC应用物理专业《数字电子技术课程设计》任务内容:数字时钟设计
☆9Updated 5 years ago
Alternatives and similar repositories for MyDigitalClock:
Users that are interested in MyDigitalClock are comparing it to the libraries listed below
- 📕【Java学习路线】从java基础、计算机基础到后端常用框架的教程,涵盖后端大部分必备知识(学习指南 + 技术文章 + 资源分享)☆9Updated 3 years ago
- 基于FPGA的数字时钟(Modelsim仿真)☆23Updated 6 years ago
- 基于verilog的数字时钟,数电课程设计☆32Updated 2 years ago
- 杭州电子科技大学 数电实验 工程文件及报告☆13Updated last month
- Matlab-图像处理系统,图像增强,图像去噪,图像加噪,图像旋转,甚至还会画爱心~☆12Updated 2 years ago
- HDU 杭电数字电路课程设计实验部分源码☆13Updated 4 years ago
- 基于Verilog实现的全数字锁相环☆25Updated 3 years ago
- 从零开始设计一个CPU (Verilog)☆50Updated 3 years ago
- Example programs MSP430F5529☆44Updated 4 years ago
- riscv指令集,单周期以及五级流水线CPU☆30Updated 2 weeks ago
- Design 200M equivalent sampling using 1M Sa/s, send AD data to STM32. 使用1M采样率实现200M等效采样,将数据发送到STM32上 Altera FPGA EP4CE22E22C8, ADS828E☆12Updated 4 years ago
- Verilog实现单周期非流水线32位RISCV指令集(45条)CPU☆36Updated 4 years ago
- 基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu based on mips instructi…☆16Updated 3 years ago
- 嵌入式课程设计//基于Proteus,Arduino,Flask搭建的智能大棚管理系统☆40Updated 3 years ago
- 毕业设计,openmv车牌检测☆20Updated 5 years ago
- 基于PYNQ Z2开发板与Vivado 2022.2的FPGA开发板使用教程☆19Updated last year