Alternatives and similar repositories for HIT_CPU_verilog

Users that are interested in HIT_CPU_verilog are comparing it to the libraries listed below

• xiazhuo / nscc2022_personal
  NSCSCC2022龙芯杯个人赛，MIPS32，59MHz经典五级流水线架构，易于初学者阅读（计算机组成原理，自己动手写CPU）
  ☆75Updated last year
• DARX1024 / HITCCLab
  哈工大计算机组成原理课程实验
  ☆20Updated 4 years ago
• MAdrid1011 / USTC-NSCSCC
  中国科学技术大学龙芯杯参赛作品仓库合集
  ☆15Updated last year
• ykykzq / SimpleCPU
  基于LoongArch32/MIPS32指令集的七级流水线CPU。2023年龙芯杯（NSCSCC）个人赛参赛作品。
  ☆33Updated 7 months ago
• LMC117 / HIT-CSAPP-2021Spring
  哈工大2021春计算机系统（HIT-CSAPP）资料（课件/实验/大作业/期末复习资料）
  ☆101Updated 3 years ago
• RiceCakeInJar / DLCO
  NJUCS 2023 Spring DLCO 南京大学 数字逻辑与计算机组成 课程实验
  ☆30Updated 9 months ago
• qing-2 / CPU
  单周期 8指令 MIPS32CPU
  ☆93Updated 3 years ago
• yink12138 / HITCS_Papers
  保存本人收集的哈工大计算学部课程历年试题及学习资料。
  ☆230Updated last month
• y0fy / CO-lab-material-CQU
  重庆大学计算机组成原理、硬件综合设计实验材料
  ☆39Updated 4 years ago
• gzn00417 / HIT-CS-Courses
  哈工大计算学部课程相关学习链接集合
  ☆70Updated 4 years ago
• YancyReal / 2020-UCAS-CA-hw
  计算机体系结构基础 第二版 个人答案
  ☆12Updated 4 years ago
• TCL606 / MipsPipeline
  Mips五级流水线CPU
  ☆44Updated 2 years ago
• fluctlight001 / nscscc2022_single_tools
  龙芯杯个人赛工具包（适用于个人赛的golden_trace工具）
  ☆62Updated last year
• xyfJASON / hitsz-minirv-1
  HITSZ 2020春 计算机设计与实践课程，实现基于 miniRV-1 的单周期和流水线CPU
  ☆34Updated 4 years ago
• fluctlight001 / cpu_for_nscscc2022_single
  2022年龙芯杯个人赛 单发射110M（含icache）
  ☆47Updated 3 years ago
• HITLittleZheng / HITCS
  HITCS课程资料交流群：824815970，如果有热心同学愿意担任项目接力人，直接联系QQ即可
  ☆599Updated last month
• xuanhao44 / HITSZ-miniRVCPU
  ☆27Updated 3 years ago
• Googol2002 / NJU-ICS2021-PA
  2021年秋季学期 南京大学ICS课程 PA实验部分
  ☆131Updated 3 years ago
• Yuichi1001 / 2024-AICS-EXP
  【2024年新版】国科大 陈云霁 智能计算系统AICS实验代码
  ☆464Updated 5 months ago
• ciweiandmao / HIT-RUC-rucbase-lab-
  这里是答案同志们
  ☆43Updated last year
• Tan-YiFan / DigitalLogic-Autumn2020
  复旦大学 数字逻辑与部件设计实验 2020秋
  ☆54Updated 3 years ago
• spokeyjoe / LoongArchCPU
  A LoongArch pipeline CPU. Project of Computer Architecture Lab @UCAS.
  ☆30Updated last year
• cebarobot / UCAS-CALab-mycpu_verify
  计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9
  ☆33Updated 4 years ago
• cuttingedge191 / HITCS-ICS_CSAPP
  哈尔滨工业大学计算机系统课程（2021春）
  ☆33Updated 4 years ago
• SocialistDalao / UltraMIPS_NSCSCC
  UltraMIPS SoC composed of dual-issue cpu, pipeline Cache and systematic peripheral.
  ☆145Updated last year
• Zhengsh123 / HIT-CS-Course
  哈工大计算机学院课程整理
  ☆113Updated 2 years ago
• lerogo / 5-stage-pipeline-cpu
  实现了5段流水的CPU This project is verilog that implements 5-stage-pipeline-cpu
  ☆37Updated 4 years ago
• TheRainstorm / PiplineMIPS
  A 5-level pipelined MIPS CPU with branch prediction and great cache.
  ☆19Updated 4 years ago
• Azalea8 / riscv_cpu
  riscv指令集，单周期以及五级流水线CPU
  ☆98Updated 11 months ago
• PKUFlyingPig / CS61C-labs
  my implementation for the CS61C labs in 2020 summer version
  ☆83Updated 4 years ago