Alternatives and similar repositories for microprocessor-units-course:

Users that are interested in microprocessor-units-course are comparing it to the libraries listed below

• MPSU / exAPS
  Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)
  ☆93Updated last year
• MPSU / APS
  Методические материалы по разработке процессора архитектуры RISC-V
  ☆193Updated this week
• RomeoMe5 / DDLM
  Исходные коды к главам книги "Цифровой синтез: практический курс" (под ред. А.Ю. Романова и Ю.В. Панчула)
  ☆56Updated last year
• chipdesignschool / basics-graphics-music
  FPGA exercise for beginners
  ☆35Updated 2 months ago
• EDAMC / DigitalDesignSchool
  DigitalDesignSchool2022/23 repository
  ☆19Updated 2 years ago
• viktor-prutyanov / drec-fpga-intro
  Материалы для курсов по проектированию цифровых вычислительных систем
  ☆97Updated last week
• chipdesignschool / systemverilog-homework
  SystemVerilog language-oriented exercises
  ☆44Updated 3 weeks ago
• NickolayTernovoy / risc-v_awesome_list
  ☆47Updated 3 years ago
• DigitalDesignSchool / ce2020labs
  ChipEXPO 2020 Digital Design School Labs
  ☆36Updated 2 years ago
• zhelnio / schoolRISCV
  CPU microarchitecture, step by step
  ☆176Updated 2 years ago
• SergeyBalabaev / Elective-C-Programming-Language
  Материалы по курсу Углубленное изучение языка С (факультатив) для студентов МИЭТ
  ☆13Updated 2 months ago
• serge0699 / synth_school_verif_tasks
  Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем
  ☆19Updated 2 weeks ago
• Korogodin / NSLReport
  NavSysLab LaTeX report project for GOST 7.0.11, 7.32, 2.105 documents
  ☆43Updated 9 months ago
• johan92 / verilog-coding-style
  Verilog (SystemVerilog) coding style
  ☆41Updated 6 years ago
• yuri-panchul / yrv-plus
  Verilog implementation of RISC-V: RV32IAC plus much of B. 32-bit or 16-bit bus.
  ☆25Updated last year
• edosedgar / stm32f0_ARM
  Materials for the course "Embedded programming on STM32"
  ☆167Updated last year
• riscv-tests-intro / riscv-tests-intro
  Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"
  ☆35Updated 3 months ago
• miet-mpsu-dsp / labs
  Лабораторные работы по ЦОС (python)
  ☆9Updated last year
• MPSU / MIRISCV
  Открытое RISC-V процессорное ядро MIRISCV для образовательных целей
  ☆15Updated 4 months ago
• po4yka / university-notes
  Saint-Petersburg Electrotechnical University "LETI" notes and works
  ☆10Updated 4 years ago
• RISCV-Alliance-Education / RISCV-Curricula
  Учебные материалы Альянса RISC-V
  ☆13Updated 5 months ago
• yuri-panchul / systemverilog-homework
  SystemVerilog language-oriented exercises
  ☆77Updated 3 weeks ago
• stcmtk / fpga-webinar-2020
  ☆23Updated 4 years ago
• yuri-panchul / basics-graphics-music
  FPGA exercise for beginners
  ☆107Updated 3 weeks ago
• NikitaDmitryuk / ThesisMagistr
  Latex шаблон для написания диплома по ГОСТ
  ☆83Updated 2 months ago
• tilir / c-graduate
  C examples for graduate course on MIPT
  ☆112Updated 4 months ago
• e-Pascal / Electrical-engineering
  ☆10Updated last month
• Gloonix / algorithms_spring2024
  ☆11Updated 10 months ago
• FyoklaBorschova / math_stat
  ☆30Updated 4 years ago
• T9404 / EGE
  Free help in preparation.
  ☆84Updated 2 years ago