lllbbbyyy / FPGA-OV2640Links
This project uses verilog to implement interaction with OV2640 camera, Bluetooth slave module and VGA display on FPGA.
☆58Updated 5 years ago
Alternatives and similar repositories for FPGA-OV2640
Users that are interested in FPGA-OV2640 are comparing it to the libraries listed below
Sorting:
- 同济大学22级数字逻辑大作业☆32Updated last month
- 【原创，已被编入官方教材】Three-level storage subsystem(SD+DDR2 SDRAM+Cache), based on Nexys4 FPGA board. 同济大学计算机系统结构课程设计，FPGA三级存储子系统。☆119Updated 5 years ago
- MP3 Player developed on FPGA(DIGILENT NEXYS 4 DDR)☆16Updated 6 years ago
- 实现一个基础但功能完善的计算机系统,根据《自己动手写ＣＰＵ》实现，开发板为Nexys4 DDR☆33Updated last year
- 2017秋季学期计组实验，含54条单周期CPU☆27Updated 7 years ago
- 同济大学数字逻辑综合作业☆34Updated last year
- Project of hardware course group in Tongji University☆16Updated 6 years ago
- Greedy Snake game on Nexys 4 DDR with Verilog.☆30Updated 3 years ago
- 同济大学数字逻辑课程期末大作业☆59Updated 4 years ago
- 同济大学计算机科学与技术、信息安全专业作业链接仓库。含部分科目的习题、大作业仓库链接。期待各位的贡献与支持......☆249Updated 10 months ago
- 同济大学CS《计算机系统实验》实验一TongJi University CS computer system experiment assignment 1☆16Updated 2 years ago
- 同济大学数字逻辑大作业：基于颜色传感器与 OV2640 摄像头的图像处理及显示系统 FPGA camera filter project for 102109 Digital Logic, Fall 2022, Tongji University.☆13Updated last year
- 单周期 8指令 MIPS32CPU☆96Updated last week
- FPGA program :VGA-GAME☆27Updated 7 years ago
- 计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9☆34Updated 4 years ago
- 高级语言程序设计课程用机器人☆19Updated 4 years ago
- 同济大学CS《计算机系统实验》实验二TongJi University CS computer system experiment assignment 2《自己动手写 CPU》SOPC实现与操作系统移植☆21Updated 2 years ago
- ☆25Updated 4 years ago
- 计算机组成原理-31条指令的MipsCPU☆10Updated 5 years ago
- 同济大学计算机科学技术系参与夏令营、预推免、申请季的历史资料仓库。欢迎各位同学参与贡献~☆77Updated 2 years ago
- 为了更好地帮助后来的同学参加龙芯杯，草拟了这份建议，望对后来人有所帮助☆134Updated 5 years ago
- A small SoC with a pipeline 32-bit RISC-V CPU.☆66Updated 3 years ago
- 同济大学本科生毕业设计论文模板 | Tongji University Undergraduate Thesis Template | Overleaf / Mac / Linux / Windows / Workshop / Docker☆296Updated last month
- TJ 计算机系统实验: 89条指令CPU☆10Updated last year
- :e-mail: 同济大学计算机科学与技术、信息安全专业面经镜像仓库。为学长学姐继绝活，为学弟学妹开太平。（已获更名许可）☆63Updated 2 years ago
- Verilog实现的简单五级流水线CPU，开发平台：Nexys3☆41Updated 10 years ago
- 数字逻辑课程设计，飞机大战游戏。使用Verilog开发的基于FPGA的小游戏，代码比较垃圾，仅以此记录那段奋斗的日子~☆14Updated 4 years ago
- NSCSCC2022龙芯杯个人赛，MIPS32，59MHz经典五级流水线架构，易于初学者阅读（计算机组成原理，自己动手写CPU）☆75Updated last year
- 记录一下夏季学期计算机设计与实践 课上写的RISC-V单周期CPU和RISC-V五级流水线CPU☆14Updated 4 years ago
- 龙芯杯个人赛工具包（适用于个人赛的golden_trace工具）☆62Updated last year