lllbbbyyy / FPGA-OV2640Links
This project uses verilog to implement interaction with OV2640 camera, Bluetooth slave module and VGA display on FPGA.
☆54Updated 4 years ago
Alternatives and similar repositories for FPGA-OV2640
Users that are interested in FPGA-OV2640 are comparing it to the libraries listed below
Sorting:
- 同济大学22级数字逻辑大作业☆31Updated 9 months ago
- 【原创，已被编入官方教材】Three-level storage subsystem(SD+DDR2 SDRAM+Cache), based on Nexys4 FPGA board. 同济大学计算机系统结构课程设计，FPGA三级存储子系统。☆115Updated 5 years ago
- 2017秋季学期计组实验，含54条单周期CPU☆28Updated 6 years ago
- MP3 Player developed on FPGA(DIGILENT NEXYS 4 DDR)☆17Updated 6 years ago
- Project of hardware course group in Tongji University☆17Updated 5 years ago
- 2017春季学期数字逻辑实验☆8Updated 6 years ago
- 同济大学数字逻辑综合作业☆33Updated last year
- 实现一个基础但功能完善的计算机系统,根据《自己动手写ＣＰＵ》实现，开发板为Nexys4 DDR☆34Updated last year
- 计算机组成原理-31条指令的MipsCPU☆10Updated 4 years ago
- 同济大学CS《计算机系统实验》实验一TongJi University CS computer system experiment assignment 1☆17Updated 2 years ago
- 高级语言程序设计课程用机器人☆19Updated 3 years ago
- 同济大学数字逻辑课程期末大作业☆56Updated 3 years ago
- ☆25Updated 4 years ago
- 同济大学计算机科学与技术、信息安全专业作业链接仓库。含部分科目的习题、大作业仓库链接。期待各位的贡献与支持......☆234Updated 5 months ago
- 基于fpga的音乐小游戏☆8Updated 2 years ago
- 同济大学2018级数据结构课程设计之二叉树☆7Updated 5 years ago
- 同济大学计算机科学与技术、信息安全专业书单仓库。内含课外书籍、课内补充阅读材料。欢迎各位大佬上传自己的学习资料，分享学习经历！☆19Updated 5 years ago
- 基于FPGA，VGA，声音传感器与温湿度传感器实现的智能可控数字钟。☆10Updated 4 years ago
- 同济大学数字逻辑大作业：基于颜色传感器与 OV2640 摄像头的图像处理及显示系统 FPGA camera filter project for 102109 Digital Logic, Fall 2022, Tongji University.☆12Updated last year
- 单周期 8指令 MIPS32CPU☆91Updated 2 years ago
- :e-mail: 同济大学计算机科学与技术、信息安全专业面经镜像仓库。为学长学 姐继绝活，为学弟学妹开太平。（已获更名许可）☆60Updated 2 years ago
- 同济大学本科生毕业设计论文模板 | Tongji University Undergraduate Thesis Template | Overleaf / Mac / Linux / Windows / Workshop / Docker☆270Updated 3 months ago
- 计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9☆30Updated 3 years ago
- 同济的计算机组成原理实验要求的54条指令CPU☆13Updated 5 years ago
- Python3写的同济大学自动选课脚本☆25Updated last year
- Project for CS101016 and CS100160, Tongji University. Use Verilog HDL to build a CPU.☆9Updated 4 years ago
- 同济大学 数据库课设 TJU Database Curriculum Project☆12Updated 5 years ago
- 基于FPGA和颜色传感器的体感游戏☆12Updated 5 years ago
- UltraMIPS SoC composed of dual-issue cpu, pipeline Cache and systematic peripheral.☆139Updated last year
- 复旦大学FDU1.1队在第四届“龙芯杯”的参赛作品☆43Updated 4 years ago