Mionger / mp3-playerLinks
MP3 Player developed on FPGA(DIGILENT NEXYS 4 DDR)
☆17Updated 6 years ago
Alternatives and similar repositories for mp3-player
Users that are interested in mp3-player are comparing it to the libraries listed below
Sorting:
- 同济大学22级数字逻辑大作业☆31Updated 8 months ago
- 基于FPGA，VGA，声音传感器与温湿度传感器实现的智能可控数字钟。☆10Updated 4 years ago
- 同济大学数字逻辑综合作业☆31Updated last year
- 数字逻辑大作业：FPGA的电子琴，基于Nexys 4板，采用Verilog实现☆20Updated 5 years ago
- 同济大学数字逻辑大作业：基于颜色传感器与 OV2640 摄像头的图像 处理及显示系统 FPGA camera filter project for 102109 Digital Logic, Fall 2022, Tongji University.☆12Updated 11 months ago
- 同济大学计算机组成原理课程设计，包括31条单周期cpu和54条多周期cpu☆14Updated last year
- This project uses verilog to implement interaction with OV2640 camera, Bluetooth slave module and VGA display on FPGA.☆55Updated 4 years ago
- 同济大学数字逻辑课程期末大作业☆56Updated 3 years ago
- 同济大学数字逻辑大作业：基于MP3、VGA和键盘实现的迷宫游戏☆8Updated 2 years ago
- 同济大学2018级数字逻辑大作业：基于键盘与VGA显示屏实现的小游戏☆12Updated 5 years ago
- 数字逻辑课程设计，飞机大战游戏。使用Verilog开发的基于FPGA的小游戏，代码比较垃圾，仅以此记录那段奋斗的日子~☆12Updated 3 years ago
- 同济大学数字逻辑大作业，基于OLED显示屏、MP3播放器和PS/2键盘的电子琴☆16Updated 3 years ago
- 数字逻辑期末大作业，7k下落式音乐游戏☆40Updated 2 years ago
- 基于fpga的音乐小游戏☆8Updated 2 years ago
- 2017秋季学期计组实验，含54条单周期CPU☆26Updated 6 years ago
- 2017春季学期数字逻辑实验☆8Updated 6 years ago
- 基于FPGA和颜色传感器的体感游戏☆12Updated 5 years ago
- 同 济大学CS《计算机系统实验》实验二TongJi University CS computer system experiment assignment 2《自己动手写 CPU》SOPC实现与操作系统移植☆24Updated 2 years ago
- 基于Verilog的钢琴块小游戏（同济大学20级计科数字逻辑综合大作业）☆7Updated 2 years ago
- TJ-数字逻辑大作业。基于Vivado平台、Verilog语言编写、VGA，mp3，键盘作为外设的接木块游戏。同济大学数字逻辑大作业☆30Updated last year
- 同济大学数字逻辑大作业☆22Updated 3 years ago
- TJ 计算机系统实验: OS系统移植☆10Updated 7 months ago
- 同济大学数据结构课设：上海地铁换乘☆16Updated last year
- 31条单周期指令cpu☆7Updated last year
- 同济大学2022级计算机专业Verilog编程——数字逻辑&计算机组成原理☆21Updated last month
- 同济大学2021级计算机科学与技术系 计算机组成与原理实验 单周期31条指令CPU☆95Updated 2 years ago
- 同济大学2021级计算机科学与技术系 计算机组成与原理实验 单周期54条指令CPU☆31Updated last year
- 同济大学CS《计算机系统实验》实验一TongJi University CS computer system experiment assignment 1☆17Updated 2 years ago
- 【原创，已被编入官方教材】Three-level storage subsystem(SD+DDR2 SDRAM+Cache), based on Nexys4 FPGA board. 同济大学计算机系统结构课程设计，FPGA三级存储子系统。☆115Updated 4 years ago
- 数字逻辑大作业——FPGA nexys4 VGA+OV2640+vs1003b☆9Updated 3 years ago