observerw / USTB_verilog_elevator
北京科技大学 数字逻辑 电梯
☆9Updated 3 years ago
Alternatives and similar repositories for USTB_verilog_elevator:
Users that are interested in USTB_verilog_elevator are comparing it to the libraries listed below
- Happily_Do_USTB大物实验☆21Updated 6 months ago
- 北京科技大学计算机系课程代码总集，个人课程代码收集与导航仓库☆47Updated last month
- 北科课程资料，保及格☆24Updated 4 years ago
- 这是一个北科的课程资源库，目前有数据结构-实验-计蒜客☆54Updated 2 years ago
- 这是WHU武汉大学2023-2024学年 计卓班 计算机组成与设计 RISC-V CPU 流水线设计，包括Modelsim仿真测试，vivado下FPGA(NEXYS A7)测试。☆13Updated 9 months ago
- 5 stage pipeline, single cycle risc-V implementation☆18Updated 11 months ago
- Mips五级流水线CPU☆37Updated 2 years ago
- USTB Course Lab & Assignment☆20Updated 7 years ago
- ☆213Updated 3 years ago
- 单周期 8指令 MIPS32CPU☆89Updated 2 years ago
- 【入门项目】这个仓库是用hls来实现手写数字识别CNN硬件(xilinx fpga)加速的代码☆70Updated 2 years ago
- njtech digital design. a fpga digital alarm system with Nexys A7 100T☆43Updated 5 years ago
- Awesome SEU☆36Updated last year
- ☆68Updated last month
- 北京科技大学计算机与通信工程学院大学相关课程报告汇总[Summary of University-related Course Report of Beijing University of Science and Technology]☆67Updated 3 years ago
- 记录一下夏季学期计算机设计与实践课上写的RISC-V单周期CPU和RISC-V五级流水线CPU☆12Updated 3 years ago
- 本项目为2023年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛（高云赛道）项目，题目基于高云FPGA的多路网络视频监控编码系统。☆46Updated last year
- 数字信号处理大作业，语音处理☆10Updated 11 months ago
- 清华大学电子系2022小学期Matlab音乐合成大作业☆22Updated 2 years ago
- 北京科技大学 数字逻辑 FPGA 实验报告及项目文件☆24Updated 7 years ago
- 计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现☆35Updated 3 years ago
- 计算机体系结构研讨课 2020年秋季 UCAS 《CPU 设计实战》 Lab3-Lab9☆26Updated 3 years ago
- 单周期CPU设计与实现☆11Updated 2 years ago
- 基于pynq-z2的声源定位系统☆11Updated 4 years ago
- 车牌识别,FPGA,2019全国大学生集成电路创新创业大赛☆132Updated 5 years ago
- LMS sound filtering by Verilog☆39Updated 4 years ago
- 2018-2022就读电子科技大学UESTC期间的各种实验报告和课程设计☆15Updated 2 years ago
- 利用MATLAB GUI设计平台，用窗函数法设计FIR数字滤波器，对所给出的含有噪声的声音信号进行数字滤波处理，得到降噪的声音信号，进行时域频域分析，同时分析不同窗函数的效果。☆57Updated 3 years ago
- 大连理工大学集成电路学院本科课程指南☆33Updated 3 months ago
- 在FPGA端实现JPEG编码（开发中……☆11Updated 4 months ago