Alternatives and similar repositories for USTB_verilog_elevator:

Users that are interested in USTB_verilog_elevator are comparing it to the libraries listed below

• BarnabyAlexandraBaron / Gewulab
  Happily_Do_USTB大物实验
  ☆22Updated 8 months ago
• WitchElaina / USTB-Computer-Courses-Codes
  北京科技大学计算机系课程代码总集，个人课程代码收集与导航仓库
  ☆53Updated 3 months ago
• Orochisun / USTB-Course-materials
  北科课程资料，保及格
  ☆23Updated 5 years ago
• MongooseOrion / FPGA-Image-Recognition
  The system is a FPGA-based system that can recognize object in videos.
  ☆9Updated 7 months ago
• mukyuuhate / SoundLocation
  基于pynq-z2的声源定位系统
  ☆12Updated 4 years ago
• qing-2 / CPU
  单周期 8指令 MIPS32CPU
  ☆90Updated 2 years ago
• Starlitnightly / USTB-resource
  这是一个北科的课程资源库，目前有数据结构-实验-计蒜客
  ☆60Updated 2 years ago
• Aitherqwq / dsp_integrate_e_demo
  数字信号处理大作业，语音处理
  ☆7Updated last year
• muhac / hitsz-eie-codes
  哈工大深圳 电信学院 通信工程 部分实验课程代码仓库
  ☆29Updated 2 years ago
• TCL606 / MipsPipeline
  Mips五级流水线CPU
  ☆37Updated 2 years ago
• MeowLucian / DTMF_Detector
  Using Matlab to simulate Dual-Tone Multi-Frequency (DTMF) of telephone
  ☆41Updated 7 years ago
• JackHCC / USTB-miniPaper
  北京科技大学计算机与通信工程学院大学相关课程报告汇总[Summary of University-related Course Report of Beijing University of Science and Technology]
  ☆74Updated 3 years ago
• Starrynightzyq / Nexys4DDR-ARM-M3-Plate-Recognition
  车牌识别,FPGA,2019全国大学生集成电路创新创业大赛
  ☆137Updated 5 years ago
• Azalea8 / riscv_cpu
  riscv指令集，单周期以及五级流水线CPU
  ☆54Updated 3 months ago
• yufeiran / OpenMIPS
  实现一个基础但功能完善的计算机系统,根据《自己动手写ＣＰＵ》实现，开发板为Nexys4 DDR
  ☆33Updated last year
• rave1sking / single_cycle_RISCV_CPU_Design-32bit
  Verilog实现单周期非流水线32位RISCV指令集（45条）CPU
  ☆38Updated 4 years ago
• preminstrel / awesome-seu
  Awesome SEU
  ☆38Updated 2 years ago
• DOOKNET / Digital_Clock
  基于FPGA的数字时钟（Modelsim仿真）
  ☆23Updated 6 years ago
• BigPig-Bro / udp_gmii_ov5640
  本项目为2023年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛（高云赛道）项目，题目基于高云FPGA的多路网络视频监控编码系统。
  ☆45Updated last year
• peilin-chen / hls_for_cnn_mnist
  【入门项目】这个仓库是用hls来实现手写数字识别CNN硬件(xilinx fpga)加速的代码
  ☆74Updated 2 years ago
• Lexiang-Shen / LeNet-5-on-FPGA
  本工程使用纯verilog编写rtl代码，在FPGA上搭建神经网络LeNet-5，实现手写数字识别的功能。
  ☆18Updated 5 months ago
• lllbbbyyy / FPGA-OV2640
  This project uses verilog to implement interaction with OV2640 camera, Bluetooth slave module and VGA display on FPGA.
  ☆57Updated 4 years ago
• framist / NUEDC2022-E
  NUEDC 2022 E - 声源定位跟踪系统 一等奖作品 - 省级大学生电子设计竞赛
  ☆39Updated last year
• BigPig-Bro / Encoder_JPEG
  在FPGA端实现JPEG编码（开发中……
  ☆12Updated 6 months ago
• tangrizzly / Course-Assignment
  USTB Course Lab & Assignment
  ☆20Updated 7 years ago
• xupsh / Digital-Design-Lab
  ☆217Updated 4 years ago
• jeasonstudio / USTB_FPGA_ExperimentReport_Pros
  北京科技大学 数字逻辑 FPGA 实验报告及项目文件
  ☆25Updated 7 years ago
• ljk98116 / USTB_5-MIPS
  经典的五级流水线，主频60MHZ，指令与数据cache各32KB，采用2路组相连。。。
  ☆9Updated 4 years ago
• likaihz / Greedy_Snake
  数字逻辑课程设计，在Spartan-3的板上实现一个贪吃蛇的小游戏。
  ☆15Updated 9 years ago
• charlesliucn / summer-review
  Review notes for Postgraduate Interview of Tsinghua EE. (Sept. 2017)
  ☆217Updated 7 years ago