observerw / USTB_verilog_elevator
北京科技大学 数字逻辑 电梯
☆9Updated 3 years ago
Related projects ⓘ
Alternatives and complementary repositories for USTB_verilog_elevator
- Happily_Do_USTB大物实验☆20Updated 3 months ago
- 北京科技大学计算机系课程代码总集，个人课程代码收集与导航仓库☆44Updated 2 months ago
- 北科课程资料，保及格☆23Updated 4 years ago
- Awesome SEU☆34Updated last year
- Mips五级流水线CPU☆31Updated last year
- 数字信号处理大作业，语音处理☆9Updated 8 months ago
- 这是一个北科的课程资源库，目前有数据结构-实验-计蒜客☆52Updated 2 years ago
- 计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现☆31Updated 3 years ago
- ☆16Updated 2 years ago
- USTB Course Lab & Assignment☆20Updated 6 years ago
- UCAS大三智能计算系统课程实验☆7Updated last year
- 复旦大学 数字逻辑与部件设计实验 2020秋☆42Updated 2 years ago
- ☆65Updated 2 weeks ago
- Assignments for deep learning☆12Updated this week
- 同济大学22级数字逻辑大作业☆19Updated last month
- 哈尔滨工业大学数字逻辑与数字系统设计课程大作业——电子密码锁设计部分代码（2020秋）☆11Updated 3 years ago
- 2023年自动化推免夏令营通知公告、实验室招生通知、保研经验汇总☆79Updated 11 months ago
- 大连理工大学集成电路学院本科课程指南☆32Updated 2 weeks ago
- 哈工大深圳 电信学院 通信工程 部分实验课程代码仓库☆26Updated last year
- （个人整理）西北工业大学电子信息学院数字信号处理（DSP）期末复习资料☆13Updated 11 months ago
- NSCSCC2022龙芯杯个人赛，MIPS32，59MHz经典五级流水线架构，易于初学者阅读（计算机组成原理，自己动手写CPU）☆53Updated 8 months ago
- 这是WHU武汉大学2023-2024学年 计卓班 计算机组成与设计 RISC-V CPU 流水线设计，包括Modelsim仿真测试，vivado下FPGA(NEXYS A7)测试。☆13Updated 6 months ago
- 吉林大学计算机网络课设（实现FTP文件传输系统）☆24Updated 2 years ago
- 清华大学电子系2022小学期Matlab音乐合成大作业☆19Updated last year
- 西工大 DL/CS 软件类实验合集☆31Updated 5 months ago
- 记录一下夏季学期计算机设计与实践课上写的RISC-V单周期CPU和RISC-V五级流水线CPU☆11Updated 3 years ago
- EvalCSU 是一个关于 CSU 的非官方专业课程经验分享平台☆57Updated 2 years ago
- A Manual on Surviving in CS of NWPU☆49Updated last year
- 单周期 8指令 MIPS32CPU☆84Updated 2 years ago
- 哈工大计算机组成原理课程实验☆18Updated 3 years ago