Alternatives and similar repositories for CPU:

Users that are interested in CPU are comparing it to the libraries listed below

• TCL606 / MipsPipeline
  Mips五级流水线CPU
  ☆37Updated 2 years ago
• gzhy5111 / tsinghua-ucore
  清华大学操作系统课程实验
  ☆16Updated 4 years ago
• Timothy-Liuxf / PipelineCPU
  清华大学电子工程系数字逻辑与处理器基础实验大作业——流水线 CPU
  ☆11Updated 3 years ago
• Lyncien / MIPS-V
  组成原理课程实验：MIPS 流水线CPU，实现36条指令，转发，冒险检测
  ☆12Updated 6 years ago
• Jed-Z / computer-organization-lab
  中山大学计算机组成原理实验 (2018 秋)：用 Verilog 设计并实现的简易单周期和多周期 CPU
  ☆95Updated 4 years ago
• HuiLanAi / Compiler41
  东北大学（中国）计算机系编译原理课程设计
  ☆11Updated 7 years ago
• MUrielleMU / single-cycle-CPU
  单周期CPU设计与实现
  ☆11Updated 2 years ago
• lerogo / 5-stage-pipeline-cpu
  实现了5段流水的CPU This project is verilog that implements 5-stage-pipeline-cpu
  ☆33Updated 3 years ago
• Pipepw / MIPS_CPU
  用Verilog编写一个MIPS指令集的32位五级流水线CPU
  ☆21Updated 4 years ago
• Harryline-996 / MyShell
  ZJU 2020年短学期Linux程序设计课程大作业，用C语言实现了一个shell程序的基本功能，还包括管道，重定向，后台执行等功能
  ☆49Updated 3 years ago
• LSTM-Kirigaya / ComputerDesignExperiment
  计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现
  ☆35Updated 3 years ago
• DARX1024 / HITCCLab
  哈工大计算机组成原理课程实验
  ☆18Updated 4 years ago
• xiazhuo / nscc2022_personal
  NSCSCC2022龙芯杯个人赛，MIPS32，59MHz经典五级流水线架构，易于初学者阅读（计算机组成原理，自己动手写CPU）
  ☆61Updated last year
• toted / UESTC-computer-composition
  用verilog实现单周期cpu和流水线
  ☆20Updated 5 years ago
• aptx1231 / BUAA_CO
  2017级北航计算机学院计算机组成原理课程设计(MIPS CPU)
  ☆95Updated 5 years ago
• qing-2 / CPU
  单周期 8指令 MIPS32CPU
  ☆89Updated 2 years ago
• Lyncien / RISC-V-32I
  体系结构课程实验：RISC-V 32I 流水线 CPU，实现37条指令，转发，冒险检测，Cache，分支预测器
  ☆72Updated 5 years ago
• hhhxiao / Pipeline-CPU
  Verilog写的简单五级流水线CPU
  ☆14Updated 4 years ago
• ZhaoChunshan / SysyCompiler
  A toy SysY compiler, for PKU compiler course project, 2022 fall.
  ☆22Updated 2 years ago
• Starrylay / awesome-HUST-CS-MIPS-CPU
  HUST CS 19级组原课设/华中科技大学计算机组成原理课程设计/MIPS五段流水CPU/华中科技大学计算机组成原理课程设计/华科组原课设/MIPS-CPU/单周期/流水线/分支预测。来自学长的溺爱x，让你copy的明白。
  ☆115Updated last year
• DaviesGit / SysY_compiler
  该编译器主要用来将SysY语言编译为arm汇编指令，并且对编译生成的代码进行优化。SysY 语言是 C 语言的一个子集。每个 SysY程序的源码存储在一个扩展名为 sy 的文件中。该文件中有且仅有一个名为 main的主函数定义,还可以包含若干全局变量声明、常量声明和其他函数…
  ☆67Updated 2 years ago
• JonnyLe / mipsCPU
  利用verilog硬件描述语言实现mips五级流水线CPU设计，并实现20条基本指令和其他高级指令，
  ☆14Updated 6 years ago
• yzlnew / DataStructure2015
  清华大学计算机辅修数据结构作业（2015春季学期）
  ☆11Updated 9 years ago
• yrwang16 / THSS-CRACKER-END-TO-END
  清华大学软件学院攻略资料
  ☆59Updated 3 years ago
• bit-mips / bitmips_experiments
  北京理工大学 MIPS 指令集 CPU 设计系列教学实验
  ☆34Updated 4 years ago
• imzhuhl / AI-intro-hw
  ZJU 人工智能导论课 作业
  ☆41Updated 5 years ago
• kylinsoft / ex3-1-bison
  实验3-1 基于flex/bison的语法分析(C语言实现)
  ☆23Updated last year
• Kyliiat / Race_In_Tube
  管道内赛车/计算机图形学/组队作业/ZJU
  ☆10Updated 8 years ago
• LMC117 / HIT-CSAPP-2021Spring
  哈工大2021春计算机系统（HIT-CSAPP）资料（课件/实验/大作业/期末复习资料）
  ☆99Updated 2 years ago
• xyfJASON / hitsz-minirv-1
  HITSZ 2020春 计算机设计与实践课程，实现基于 miniRV-1 的单周期和流水线CPU
  ☆23Updated 3 years ago